先进封装技术丨系统级封装(SiP)和无源集成Passive Integration

文摘   2024-11-06 06:00   广东  


更多精彩,请点击👇SMT之家👇关注我,设为 星标★

System-in-Package (SiP) & Passive Integration
系统级封装(SiP)和无源集成
  • Outline概述
  • Introduction 介绍
  • SiP concept & definition SiP的概念和定义
  • SiP application areas  SiP应用领域
  • SiP & Passive Integration benefits SiP和无源集成的优势
  • SiP categories & architectures SiP类别和架构
  • Passive Integration for SiP 用于SiP的无源集成
  1. LTCC
  2. Laminate 层压板
  3.  Thin film 薄膜
  •  Summary & Conclusions 总结与结论


  • Objectives 目标
  • Introduce SiP technologies in current application
    介绍当前应用中的SiP技术
  • Review benefits of SiP technology
    审查SiP技术的优势
  • Provide examples of SiP applications
    提供SiP应用的例子
  • Set out available SiP design routes, design tools
    列出可用的SiP设计路线和设计工具
  • Outline future trends in technology & applications
    概述技术和应用的未来趋势
  • Provide guidance for engineers embarking on SiP design
    为工程师进行SiP设计提供指导
  • Integration Trends  一体化趋势


  • SiPdefinitions  SiP定义

  • System-in-Package is  a  functional  system  or sub-system assembled into a single package

    系统级封装是一个功能系统或子系统组装成一个单一的系统

  • It contains a single die or two or more dissimilar die,  (typically) combined with  other  components such as passive components (resistors, capacitors and  inductors),  passive  networks  (filters,  baluns, antennas)    and/or    mechanical    and/or    optical components (MEMS, MOEMS, photonics devices)

    它包含一个芯片或两个或两个以上不同的芯片,(通常)与其他元件相结合,如无源元件(电阻、电容和电感)、无源网络(滤波器、平衡失调器、天线)和/或机械和/或光学元件(MEMS、MOEMS、光子器件等)

  • These components are mounted,embedded and/or integrated together   on   a   substrate   or package  base  to  create  a  customised,  highly integrated product for a given application

    这些组件安装、嵌入和/或集成在基板或封装底座上,为特定应用创建定制的高度集成产品


  • SiP benefits  SiP的优点

  • System-in-Package (SiP)   系统级封装

  • Smaller form factor           更小的外形尺寸       

  • Flexibility  灵活性

  • Faster time-to-market  更快的上市时间

  • Lower NRE 

  • Mixing of technologies    技术的混合    

  • Higher performance  更高的性能     

  1. signal propagation  信号传播

  2.  power dissipation  功率消耗

  3. noise & EMC performance  噪声和EMC性能

  • High added value  高附加值

  • IPR protection  知识产权保护

  • SiP Applications  SiP应用



  • SMT passivecomponents  SMT无源元件

  • On a typical PCB, SMT passives comprise:

    在典型的PCB上,SMT无源器件包括:

  • 91% of components

    91%的组件

  • 29% of solder joints

    29%的焊点

  • 41% of board area

    41%的电路板面积

  • per year, ~ 1 trillion passives surface-mounted

    每年-1万亿无源表面安装

  • ~ 0.5 cents purchase + 1.3 cents “conversion”

    ~0.5分购买+1.3分“转换”

  • Passives numbers growing

无源元件数量增长
  • Integrated passives benefits

    集成的无源优点


  •  Improved performance  提高了性能

  •  Reduced size & weight (2 to 10 fold) 减少尺寸和重量(2至10折)

  •  Higher functional density  更高的功能                       

  • Reduced mounted component count    密度减少   

  • Reduced costs per function   安装元件数量降低                  

  • Reduced wiring demand 每个功能的成本降低布线需求

  • Greater SMT throughput  更高的SMT吞吐量                       

  • Improved reliability & EMC emissions  提高可靠性和EMC排放   

  • Continuous component values   放连续元件值            

  • Lead-free technology  无铅技术

High added value & IPR protection 高附加值和知识产权保护

  • SiPcategories,architectures

SiP类别、架构
Hierarchical structure 层次结构

  •  The first class of SiP categorisation

  • 第一类SiP分类

  •  Active devices 有源器件 

  1. Technologies: CMOS, BiCMOS, bipolar, 技术:CMOS、BiCMOS、双极型

  2. active device packaging(ifany) 活动设备包装(如果有的话)

  3. die placementarchitectures 模具安置结构

  4. chip-to-chip and chip-to-next-level interconnection technology

芯片到芯片、芯片到下一级互连技术
  • Device packaging categories  设备封装类别
  • Bare die  裸片
  1. important to use Known Good 使用已知商品的重要性
  2. ensures high SiP manufacturing 确保高SiP制造
  • Chip Scale Packaged (CSP) die  芯片规模封装(CSP)芯片
  1. inherently high KGD level  天生高KGD水平
  • Conventionally packaged devices  传统封装器件
  1. occasionally 偶然性
  2. area and headroom overhead  头顶面积和净空

  • Die placement  architectures  芯片放置结构
  1. 2-dimensional arrays   二维数组

  2. 3-dimensional,stacked die structures  三维堆叠管芯结构

  1. die thinning to minimise  stack headroom  模具减薄以最大限度地减少堆叠净空

  2. spacers to allow wire  bond access  允许导线接合进入的间隔件


  • Chip-to-chip,chip-to-next-level interconnect  

    芯片到芯片、芯片到下一级互连

  1. wire bonding  引线键合

  2. flip chip and solder ball bonding  倒装芯片和焊球键合

  3. Through-Silicon-Vias (TSVs)  过硅通孔(TSV)

  • The second class of SiP categorisation  第二类SiP分类

  1. Passivecomponents  无源组件

  • SMT passives  SMT钝化剂

  1. standard footprints  标准足迹

  2.  issues at 0201, 01005  0201规格和01005规格问题

  3. E-series value steps  E系列价值步骤

  • IPDs  

  1. thin-film on glass, silicon  硅玻璃薄膜

  2. etworks, arrays  网络、阵列

  3. solder ball, CSP format  锡球,CSP格式

  4. quasi continuous values  准连续值


  • The third class of SiP categorisation  第三类SiP分类

  1. Mechanicalandopticaldevicestructures  机械和光学设备结构

  • MEMS, MOEMS  微机电系统、MOEMS

  1. Special packaging needs  特殊包装需求

  2. Hermetic sealing   密封

  • Optical devices  光学器件

  1. Sources, detector devices  源、探测器设备

  2. Precision alignment needs  精密对准需求

  3. Wave-guide, fibre, lens interfacing  波导,光纤,透镜接口


  • The fourth class of SiP categorisation  SiP分类的第四类

  1. SiP packaging platformcategories  SiP封装平台类别

  1. leadframe  引线框架

  2. LTCC  LTCC

  3. laminate  层压板

  4. thinfilmsubstrate  薄膜基板


  • leadframe packaging platform  引线框架封装平台

  1.  DFP, QFP, QFN  DFP、QFP和QFN

  2. metallicleadframe  金属引线框架

  3. lowerpin-count  低引脚数

  4. highthermaldissipation SiPs  高散热硅橡胶

  • LTCC packaging platform  LTCC封装平台

  1. glass-ceramic, laservias, printed conductors  

    玻璃陶瓷,激光通孔,印刷导体

  2. laminated&fired  层压和烧制

  3. printresolution,shrinkage limitations  打印分辨率,收缩率限制

  4. cavitypackageoption  空腔包装选项

  5. integrated passivescapability  集成无源能力

  • laminate packaging platform  层压包装平台

  1. surface mountedorembedded components  表面贴装元件

  2. integrated passivescapability  集成无源能力


  • thin-filmsubstrate packaging  platform  薄膜基板封装平台

  1. SiP package platform  SiP封装平台

  2. thin-film interposer  薄膜内插器

  3. highdensity integrated passives capability  高密度集成无源器件能力


  • SiP packaging platforms  SiP封装平台

  • On-chip passives 片上无源器件

  • Standard CMOS, BiCMOS, bipolar processes

    标准CMOS、BiCMOS、双极工艺

  1.  Ls: Q limited by Al metallisation, substrate losses

    Ls:Q受铝金属化和衬底损耗的限制

  2.  Cs: values limited by low er materials

    Cs:受低ER材料限制的值

  3.  Rs: accuracy, TCR limited by polysilicon properties

    Rs:精度,受多晶硅特性限制的TCR

  •  Emerging CMOS, BiCMOS, SoI processes

    新兴的CMOS,BiCMOS工艺

  1.  Ls: copper BEOL metallisation, thick dielectric layers

    Ls:铜BEOL金属化,厚介电层

  2. Cs: specific capacitor layers

    Cs:特定电容器层

  3.  Rs: specific resistor layers

    Rs:特定电阻层

  • LTCC passives  LTCC无源

  • Substrates  基层

    Multilayer glass- ceramic  多层微晶玻璃

  • Ls

    thick-film Ag alloy metallisation  厚膜银合金金属化

  • Cs

  1. glass-ceramic  玻璃陶瓷

  2. ferroelectric  铁电

  • Rs  遥感

  1. Thick-film resistors  厚膜电阻器

  2. 10 to 10MW/square  10至10兆瓦/平方米

  • Laminate passives  层压钝化

  • Substrates  基层

  • FR4, HDI: panel format  FR4,HDI:面板格式

  • Ls

  • Cu metallisation  铜金属化

  • Cs

  1. laminate ~ 0.30nF/cm2  层合板~0.30nF/cm

  2. PTF ~ 3nF/cm2

  3. CTF ~ 150nF/cm2

  • Rs

NiP, Pt alloy, PTF, CTF

  • Thin-film passives  薄膜钝化剂

  • Substrates  底物

    Silicon or glass: wafer or LAP format  硅或玻璃:晶圆或LAP格式

  • Ls

    thick Al or Cu metallisation  厚铝或铜金属化

  • Cs

  1. MIM capacitors to 1nF/mm2  MIM电容器至1nF/mm2

  2. Pit capacitors > 80nF/mm2    凹坑电容器>80nF/mm2

  • Rs

  1. TaN, NiCr, SiCr resistors   氮化钽、镍铬、硅铬电阻器

  2. @ ~ 10W - 1KW\square  @~10W-1千瓦平方米

  • Conclusions  结论

  1. SiP concept & definition introduced  引入SiP概念和定义

  2. SiP & Passive Integration benefits set out  SiP和无源集成的优势

  3. SiP categories & architectures defined  定义的SiP类别和架构

  4. Passive Integration for SiP discussed  讨论SiP的无源集成

  1. LTCC

  2. Laminate  层压板

  3. Thin film   薄膜


完结——以下无正文

广告位招商:


招商电话:150 9990 5300

招商微信:SMTDFM

传播真知,赋能智造;

若有帮助,甚是荣幸!

END


▼点击下方卡片 发现更多美文

“在看”


SMT之家
《SMT之家》专注于SMT DFX表面贴装技术可制造性研究,业界在新制程中的各项技术条件分析、工艺方案整合、技术革新,设备创新,管理优化等。
 最新文章