【应用案例】如何对PDN网络进行阻抗优化?

文摘   2024-09-10 16:37   江苏  



前言


随着现代电子系统的复杂性不断增加,对电源的要求也愈发严格。电源分配网络(PDN)作为电子系统中连接电源和负载的关键部分,其设计质量直接影响系统的电源完整性及整体性能。在本文中,我们将探讨如何通过优化PDN设计来提高电源系统的稳定性和可靠性,从而为整个电子系统提供更好的性能支持。


PDN


PDN(Power Delivery Network)是电源系统的一部分,负责将电源传递给电路板上的各个元器件。一个高效的PDN设计不仅要确保足够的电力供应,还要最大限度地减少电源噪声和电压波动,以满足系统的动态需求。图1是典型的PDN建模图示,源为VRM输出(等效为串联电阻和电感),经过大容量电容器,陶瓷去耦电容,及PCB平面寄生效应,再到芯片的封装寄生及Die寄生,最终才到达Die上的电流源。本文重点讨论PCB板的部分。


图 1 

PDN建模图示


PDN的优化目的是要使PDN在一定的频率范围内,小于目标阻抗要求,目标阻抗计算公式:

ZTarget= RailVoltage×%Ripple/Delta_IMax    

其中RailVoltage为工作电压,%ripple为电压允许波动百分比,Delta_IMax为最大变化电流。
在PCB上影响PDN的因素主要有平面电容,去耦电容的选择和排布,去耦电容的Fanout方式。实际中,去耦电容并不是理想电容器,它存在ESR(等效串联电阻),ESL(等效串联电感)的寄生影响。电容在谐振点频率之前呈现出容性,在谐振频率之后主要呈现出感性,图2是几个Murata电容的阻抗曲线,一般容值越大的谐振点越低。通常要通过具体的仿真来确定电容的容值/数量的组合。


图 2

几个Murata电容的阻抗曲线


平面电容容值与电源/地平面的距离,板材的DK参数直接相关,减小电源/地的距离,增大板材的DK值,可以增大平面电容,从而对去耦有更大的贡献。在PCB上完成电容引线时,应该以最小寄生电感为原则,可以加粗走线,过孔靠近焊盘,多打几个过孔。



图 3

平面电容及几种电容Fanout方式



PCB后仿真PDN

优化方法

图4是一个待仿真PDN的电源网络NVVDD,在芯和Notus工具中,可以通过输入变化电流,允许波动电压,上升时间这三个参数,来自动计算目标阻抗曲线,如图5所示。PCB板子上摆放的电容数量共 70个,其中46个0.1uf,8个1uf,3个4.7uf,7个10uf,3个22uf,3个330uf。



图 4

待仿真的电源网络



图 5

NVVDD的目标阻抗要求


仿真频段为10k~1Ghz, 图6中红色曲线是仿真出的阻抗曲线,绿色曲线是设置的目标阻抗曲线,可以看出部分频段的阻抗超出了目标阻抗。



图 6

图6 NVVDD的目标阻抗要求


Notus中提供了两种快速优化去耦电容组合的方法,一种是Whatif,即快速替换部分电容模型,快速得到阻抗曲线,另一种是OPI, 即给定一定的优化规则,软件计算出满足目标阻抗要求的多种电容组合。

此Case,将6个0.1uf电容替换成1uf模型,5个0.1uf电容替换4.7uf模型,下图中绿色曲线为新的阻抗曲线,红色为原始阻抗曲线,可以看到修改后阻抗曲线能够满足0.4mohm的要求。(DC及甚低频部分阻抗,通常通过VRM端短路来查看,此例VRM端开路,忽略DC及甚低频部分,主要优化中频部分PCB去耦电容影响)


图 7

Whatif替换电容模型前后的阻抗曲线


或可通过OPI的方法,这里优化模式选择最优的性能,可选的电容封装类型不变,模型库中有6种电容模型。优化出的阻抗曲线如图9所示。


图 8

OPI设置页面



图 9

OPI后得到的阻抗曲线


打开OPI Raesult,可以看到每个阻抗曲线对应的电容模型组合,综合性能/成本/布局面积,选择最适合的结果即可。



图 10

OPI Result界面



总结


优化PDN设计对于提高电子系统的电源完整性至关重要。通过合理选择和布局电容、优化电源平面设计、减少过孔寄生效应、利用仿真工具进行设计验证,以及在设计中协同考虑信号和电源完整性,可以显著提高系统的稳定性和性能。

芯和Notus工具提供了完整的PDN仿真优化流程,可以很好的助力单板及封装的PDN设计。



关于芯和半导体EDA





芯和半导体提供“半导体全产业链仿真EDA解决方案”,是新一代智能电子产品中设计高频/高速电子组件的重要工具,拥有领先的2.5D/3D Chiplet先进封装设计分析全流程的EDA平台。产品涵盖三大领域::

  • 芯片设计:匹配主流晶圆厂工艺节点,支持定制化PDK构建需求,内嵌丰富的片上器件模型,帮助用户快速精准地实现建模与寄生参数提取。

  • 封装设计:集成多类封装库,提供通孔、走线和叠层的全栈电磁场仿真工具,为2.5D/3DIC先进封装打造领先的统一仿真平台,提高产品开发和优化效率。

  • 系统设计:基于完全自主产权的EDA仿真平台,打通整机系统建模-设计-仿真-验证-测试的全流程,助力用户一站式解决高速高频系统中的信号完整性、电源完整性、热和应力等设计问题。

关于芯和半导体


芯和半导体是一家从事电子设计自动化(EDA)软件工具研发的高新技术企业,以仿真驱动设计,提供覆盖 IC、封装到系统的具备完全自主知识产权的全产业链 EDA 解决方案,支持 SoC先进工艺与 Chiplet 先进封装,致力于赋能和加速新一代高速高频智能电子产品的设计,已在 5G、智能手机、物联网、人工智能和数据中心等领域得到广泛应用。

芯和半导体创建于 2010 年,现已荣获国家级专精特新小巨人企业,国家科学技术进步一等奖。运营及研发总部位于上海张江,在苏州、武汉、西安设有研发分中心,在美国硅谷、北京、深圳、成都、西安设有销售和技术支持部门。  


往期精彩案例



点击 "阅读原文" ,了解芯和Notus更多信息。

 更多相关文章 

Xpeedic
芯和半导体成立于2010年,是EDA软件、集成无源器件IPD和系统级封装领域的领先供货商。我们提供差异化的软件产品和芯片小型化解决方案,包括射频IC设计、模拟混合信号设计、系统级封装设计和高速数字系统设计等。
 最新文章