07-芯片控制器PCIE串行接口封装SI频域设计性能评估

文摘   2024-09-29 11:29   上海  

    对于SOC控制器芯片高速信号完整性的分析,提取了基板封装中主要差分对的S参数。因为PCIe4.0的传输速度最高可达16.0GT/s,主要是RX信号和TX信号,查看差分S参数,尤其是频率达到10.00GHz时的差分插入损耗、差分回波损耗的值。

    根据PCIe4.0标准及本次控制器芯片设计标准,芯片封装基板S参数仿真频率上限为10.00GHz。差分插入损耗的标准为在仿真频率上限10.00GHz时,大于等于-3.00dB,次数传输系数大于70.00%;差分回波损耗的标准为在10.00GHz时,小于等于-8.00dB,即反射系数小于40.00%;差分近端串扰的标准为在10.00GHz时,小于等于-20.00dB。

Rx IL/RL/NEXT/FEXT仿真

芯片SIPI设计
专注于SOC芯片级、系统级端到端SIPI设计;致力于分享SIPI领域硬核知识;可提供培训、咨询全系统SIPI设计;欢迎关注、分享、相互学习。
 最新文章