上一篇讲过在56Gbps下优化封装基板布线设计来降低插入损耗的方法，主要包括基板堆叠、封装基板的介电材料、布线布局和差分通孔布局四个方向，其中针对基板材料主要是从Dk、Df的角度来讲的对插损的影响，这篇接着来讲在高频高速serdes传输中导体表面粗糙度（Conductor Surface Roughness）对插损的影响。
在高速互连的发展中，需要在封装基板上传输几十Gbps的信号，这种高频GHz频段信号在衬底内部传输时，传输线损耗将随着频率的增加而逐渐增大，这种传输损耗包括导体损耗和介质损耗，介电损耗是由于介电损耗的正切和相对介电常数；导体损耗是由导体表面粗糙度和趋肤效应造成的，趋肤效应是指电流分布在高频时集中在导体的表面或边缘，趋肤效应由下式表示。
