前面有文章介绍了MIM电容对电源性能的好处（芯片电源中MIMCAP设计及噪声收益评估 ），本文接着来介绍电源网络中芯片侧相关的电容的重要性，包括MIMcap、CPM。大家知道随着越来越多的元件被设计成集成电路，集成电路的复杂性增加，从而使电路的功能更大。此，曾经由多个集成电路执行的功能通常可以集成到同一个集成电路中，从而降低成本、功耗和芯片尺寸，同时提高速度和互连性。
22nm半导体制程节点是具有革命性的，三极管设计的突破性，以及高k介电介质的材料，将半导体工业提升到一个新的水平。其中就包括金属绝缘体金属电容（MIMcap）集成到芯片中的新技术，实现高速IO去耦解决方案。MIMcap可以提供非常低的漏电流，同时保持其高电容密度性质，一般MIMcap嵌入在金属层中，MIMcap结构如下图和图所示。
如上图两个金属板夹在高k介电的金属层之间，MIMcap密度以fF/um^2表示，如下表达式，并且可以方便地计算已知mim面积的mim电容。如前所述，MIMcap是由金属层形成的，因此整个芯片区域可以用来产生电容。然后可以将芯片区域划分到每个IO并分配到每个电源域。
除此之外，本征电容也对芯片总电容有贡献，来自器件晶体管和电源网络的固有电容是如下图所示的两个主要寄生元件，每个无源元件的特性将有助于改善芯片级电源网络。
假设MIMcap是“free”，因为它是嵌入在金属层中的金属电容器，它不占用X和Y硅面积。通常在设计过程中，MIMcap按IP区域进行分配，然后根据IP电源域的百分比进行划分。虽然电容值可以很容易地通过上面的公式估计，但MIMcap建模仍然很重要，因为它的电容也随频率响应而变化。
在开始进行MIMcap建模之前，需要有一个良好的MIMcap布局，良好的MIMcap布局包括vcc和vss板以及“充电”vcc板的金属通孔。电源和接地端口可以在布局中感兴趣的位置分配。通过Apache Redhawk工具对MIMcap提取，Redhawk将生成代表MIMcap模型的spice文件，MIMcap可以通过交流扫频来表征并提取有效电容值，如下图为一个仿真提取的MIMcap有效电容及寄生电阻。
可以观察到，电容随频率呈指数下降，这是由于金属板产生的阻抗造成的。为了提高MIMcap在高频下的性能，可以放置更多的过孔以减少串联电阻（ESR）的影响。虽然MIMcap效率低于器件电容，但由于其具有低漏的优秀特性，它仍然是进行电源方案设计及优化电源完整性的首选。
芯片电源网络的精确建模对于确定晶体管级观察到的电源噪声至关重要，同时采用Apache Redhawk工具对芯片电源网络进行提取。Redhawk工具将生成芯片电源模型，该模型是芯片寄生模型的代表，如下图，CPM需要技术文件和芯片布局文件来创建基于频率的RLC，在带电源门电路设计中，为了保证生成高质量的CPM模型，需要定义电源管子单元、提取电源门输入输出网络等详细的提取工作。
传统的方法是，CPM加上PCB/PKG联合来仿真整个电源噪声，分布式CPM模型包括Tx和Rx模块以及decap，如下图所示。然而通常简单的CPM模型与一对电源和接地端口对仿真来说也是足够的。
而CMOS的本征固有寄生电容也是电源评估不可缺少的一部分。如下图为一个常见反相器结构，当栅极输入为高时，PMOS关闭，NMOS打开，此时观察到的本征电容是由PMOS贡献的，因为Cn可以忽略不计；另一方面，当栅极输入低时，PMOS处于导通，NMOS关闭时，器件固有电容很小。
为了验证研发阶段的仿真数据的可用性，进行了实验测量，这种correlation有助于表征高频时的阻抗分布，芯片电容控制阻抗曲线的行为从大约500MHz到几GHz，芯片上电容是非常重要的，特别是对于高速IO，如USB3和PCIe3高速接口的应用，高速IO的性能在很大程度上取决于芯片的去耦解决方案，较差的解耦方案可能导致相关抖动问题和噪声耦合问题。如下图为电源PDN仿真链路,各个模型参数为上文提到的各个部分提取的模型。
其中电源电感和电阻可以从曲线拟合仿真链路中看到，其他部分则没有电感器件带入，是因为封装电感在芯片电感上占主导地位，封装电感的贡献电感在nH范围内，而芯片电感在pH或fH范围内。
