随着对数据网络带宽需求的增加，数据速率每隔几年就会翻一番。允许的loss预算是有限的，为了不同系统之间互操作性的合规性目的，对终端设备的眼图性能参数有最低要求。在服务器芯片应用PCIE接口设计通道时，往往需要很长的通道预算，导致通道的损耗可能超过允许的预算损失，有几种方法可以解决这种损失：(1)使用更高质量的PCB材料，(2)提高信号完整性，(3)使用repeater。第一种解决方案不具有吸引力，因为材料成本较高，相关制造成本增加。第二个解决方案可能会达到极限。关于第三种解决方案，PCIe 4.0基本规范详细说明了使用retimer作为repeater来扩展通道的延长。retimer可能有更高的成功概率来处理超过预算损失的信道损失，然而Retimer解决方案存在较高的成本、设计复杂性和延迟问题。从市场营销的角度来看，保持信号线性、接近零延迟和较低成本的线性再驱动器具有更具吸引力的解决方案空间。
下图显示了一个嵌入在通道中的线性redriver，其中前置通道的长度为L1，后置通道的长度为L2。其中redriver的放置位置是非常关键的，以获得BER<10E-12或更好的性能，这些信号完整性分析对于在原型制作之前进行以及在调试阶段进行微调非常重要。根据PCIe规范，链路训练不能识别线性redriver的存在。这样进行有根据的分析，以确保在调试阶段和实际操作中预期的通道性能就变得非常关键。
线性redriver性能应允许由于制造公差而导致的通道变化，例如，在下图中的设计参数为：衬底高度H=6.6mil，介电常数DK=4.4，介电损耗正切DF=0.033表面粗糙度σ=3.35μm，铜厚度，T=2mil，走线宽度W=10.6mil，走线间距S=10.5mil，通道长度=8in。该结构的标称差分阻抗为100 Ω，在奈奎斯特频率8 GHz下的典型插入损耗为1.28 dB/in。在此分析中，通道长度保持恒定，这些插入损耗变化必须考虑线性redriver性能评估，并且将能够承受所选的均衡水平。
下图(a)显示了PCIe应用的典型通道拓扑，图(b)显示了相应的模型仿真链路拓扑。该拓扑有两个连接器，Redriver位于主板上，前通道长度固定为8in，后信道长度从0到24in范围变化。
下图为给出了不带线性驱动和带线性驱动的情况，其中图中的长度标注表示总信道长度（前置信道+后置信道）。
下图为带不带Redriveri下链路可以支撑的通道长度，可以看到，不带redriver时长度基本上在20in，加了redriver可以使得通道拓展到36in+。
相应的眼图参数与通道长度的关系见下表，值得注意的是，对于一个兼容的通道，PCIe规范[要求在Rx处测量的眼应满足眼高(EH)≥15mV和眼宽（EW）的最低要求≥0.3UI（=16Gbps@18.75ps）。
在上述分析中，线性redriver直流增益保持在0dB和交流增益从0dB到18dB不等，正常通道的损耗有一个经验值为0.9dB/in，对于不同的前通道长度、后通道长度的增加，眼图将闭上，这些参数扫描分析是为了评估通道扩展的最大范围，线性redriver的适当位置以及通道公差对眼图性能的影响。对于这个特定的评估，在通道长度扫描期间，Tx预设（最佳选择）保持固定，然而实际情况需要根据特定系统改变每个前通道和后通道组合的Tx 设置以及Rx参数，以找到适合所研究系统的设置。
下图显示了在不同的前通道长度下，在接收器输出处测量的眼参数与总通道长度的关系。对比了没有线性redriver和带driver情况下通道性能情况，可以看到redriver对通道loss的额外补偿。图表说明了补偿部分通道损耗的redriver均衡增益的好处，数据表明沿通道存在共振点，线性redriver的加入将使其急剧恶化。这些数据强调了对整个通道进行信号完整性分析的重要性，以了解由于连接器、Via和相关不匹配等不连续性导致的问题。重要的是线性redriver由均衡器和缓冲器组成，以调整频率响应增益。系统中的任何谐振都不期望通过线性redriver进行整流，相反由于系统中发生的谐振和反射，它可能会变得更糟。
下图则显示了在不同的前置信道长度下，在接收机输出处测量的眼图参数与后信道长度的关系，该图所示的数据证实，在通道后长度的一定范围内，眼图的开窗高于最低要求。
在实际设计时，Redriver摆放位置范围的合适，需要确保系统性能能够承受制造公差和发射机和接收机的PVT Corner的差异。
