对于serdes应用来说，随着速率的增加，减少供电源和多lane共享电源是优化电源资源的有效方式，但同时电源完整性设计就变得更重要了。对于高翻转的高速driver来说，当高速IO实际中往往经过启动、低功耗、Idle、任务mode、下电等复杂的过程，这样电源电流除了含有低频开关活动同时也具有高频传输含量；这样对于多lane serdes的电源完整性设计就更具挑战性了。
下图是一个multi-lane Serdes（1x4，lane0/1/2/3）的电源PDN网络，其中V1是PCB侧供电端，接着在PKG部分分成了两个独立的VA/VB，接着在Die侧根据lane分别又分为两个，最终从PCB供电到Die侧形成对multi-lane的最终供电。
