Daisy-Chain/Fly-By/Tree/Cluster/Star不同拓扑结构信号传输瞬态特性

文摘   2024-10-06 10:59   上海  

走线的拓扑结构是指一根走线的布线顺序及布线结构,在实际电路中常常会遇到单一驱动源驱动多个负载的情况,驱动源和负载构成了信号的拓扑,不同的拓扑分布对信号的影响是非常显著的。常用的PCB走线拓扑结构有Daisy Chain、Fly-by、Star、Far-end cluster、Tree几种结构。本篇将介绍这些常用拓扑结构在不同匹配模式下的负载瞬态特性的研究。

Daisy Chain结构

       菊花链结构(Daisy Chain)比较简单,是从发射端出发依次到达各接收端进行布线,阻抗比较容易控制,如下图所示,连接每个接收端的短桩线stub需要较短,因为stub表现为一个容性负载,会将信号的上升时间降低,在优化的时候,经常在终端加一个匹配,位于所有的分支接收端之外。Daisy Chain布线结构由于不同步,所以限制了走线长度,同时由于stub电容的效应,所以适合较低速传输情况。

       接下来分析源端匹配或负载端匹配下,菊花链拓扑结构信号的瞬态特性,如下是仿真链路图。    

如下瞬态波形为负载端匹配时,各个距离源端1ns/2ns/3ns的负载端及源端对应的舒耐波形图,可以看到负载端幅值波动不是很大,区别仅在于延迟的不同。

       如下图为源端匹配时,对应的不同stub长度的瞬态波形,可以看到,随着stub长度增加,信号恶化也逐渐增大,同时随着离源端的距离增大负载波形恶化也加大。    

       从上面的仿真可以看到,反射噪声电压的幅度取决于stub传输延时于信号上升沿的相对关系,当stub延时td≤10%的信号边沿TR时,反射噪声电压摆幅可以控制在信号幅度的10%左右,其中负载端并联匹配的相对噪声幅度小于源端串联匹配的情况;同时,由于各个负载存在延迟差,所以限制了走线长度,同时负载电容存在也降低了信号速度。

Fly-By结构

Fly-by结构是一种特殊的菊花链结构,理想情况下stub线为0,这样的信号质量比较好,如下图所示为DDR4常用的Fly-by系统拓扑结构,这种拓扑结构延续了菊花链的缺点,即各个接收端均存在延迟。

       当链路中存在多个接收负载,甚至多个源时,需要考虑拓扑结构的信号完整性,下面将通过仿真来分析当源端匹配或负载端匹配时的Fly-by结构信号的瞬态性能。如下为仿真评估所用的拓扑图。    

       下图是对应的仿真结果图,可以看到,若源端匹配的话,越靠近发射端的节点反射延迟依次加大,可以看到对应的台阶依次加大,源端信号台阶持续到各传输线的延迟之和的两倍,为最大;若负载端匹配,可以看到并没有反射台阶存在,但是延迟是最右边的接收端最大。

       若将传输线到各个节点的距离不一样,如下仿真拓扑结构:    

       下图是仿真结果图,可以看到,当源端匹配时,各个节点的传输延迟小于TR/2,在接收端各个波形没有出现台阶,而源端波形由于存在延迟大于TR/2,信号则出现了轻微台阶。

       从上述的仿真结果可以看出,Fly-by结构由于stub长度为0具有比较好的信号完整性,对于负载端匹配的情况,各处的信号质量均比较好,只是幅度由于分压存在衰减;对于源端匹配,由于靠近源端的接收器输入波形受到后面的传输线总延迟的影响,所以只要保证靠近源端的接收端后面的传输线延迟小于上升沿的时间,就可以保证一个良好的信号完整性。    

星型结构

       Star结构无论是发射端还是接收端都共用一个中心节点,如下图所示,其中发射点到中心点的距离比较短,接收端到中心点的距离较长,这种结构需要保持各个接收端分支距离尽量的等长,如果需要加匹配的时候,一般夹在接收端。星型拓扑结构一般用于高速多路径传输,与上述结构相比,可以有效地避免信号不同步问题,缺点就是当添加匹配时需要在每一个分支上添加。

       下面将对星型结构进行瞬态特性的研究,如下链路为源端匹配和负载端匹配的仿真电路图。首先来看当主路阻抗与支路stub支路阻抗匹配时的情况,如下图中主路阻抗为50Ohm,支路总阻抗为50Ohm。    

       下图为主路阻抗同支路阻抗匹配、源端匹配和负载端匹配时的负载波形,从结果可以看到,匹配的情况下,仅存在信号的延时和负载电压分压的衰减,没有反射现象产生。

       下图的原理图是主路阻抗与支路总阻抗不匹配时的仿真,下图中主路阻抗为50Ohm,单支路阻抗为50Ohm,这样主路与总支路阻抗就不匹配了,来看看瞬态仿真波形。    

       下图左右两侧分别为固定支路延时和固定主路延时的负载匹配下的负载端的瞬态波形仿真图,左图为固定支路延时,可以看到尽管支路延时很小,当主路延时增大时,负载信号也会恶化的很明显;右图则为固定主路延时,可以推断,当主路延时比较小,支路延时加大对负载信号影响比较小。

       下图为源端匹配时,固定支路和固定主路延时的负载端的瞬态波形,可以看到与负载匹配同样的现象。    

       下图为相同的信号传输线延时负载端的波形,即主路+支路的总延时是相同的场景,可以看到,在相同的传输延时下,负载匹配时主路延时尽可能的小,源端匹配时之路延迟尽可能的小,此时信号会有一个比较好的质量。

       从上面的几组实验可以看出,当主路传输线和支路传输线匹配时,在各负载相同、支路延时相等的情况下,无论源端匹配还是负载端匹配,负载波形的质量均比较好。

而当主路传输线与支路传输线不匹配时,在源端匹配下,尽管主路延时比较小,但是支路延时大的话,负载信号质量也会出现恶化,如果支路延时比较短,这个时候主路延时加大对负载信号影响很小;在负载匹配下,尽管支路延时很短,但如果主路延时增大,此时负载信号质量也将变差,主路延时很短时,则支路延时增大对信号影响较小。在相同的传输延迟下,为了保证信号具有好的信号质量,在源端匹配时支路延迟尽可能小,负载端匹配时主路延迟尽可能小。    

远端簇结构

       远端簇结构(Far-end cluster)类似于星型结构,如下图所示,相反的是它要求接收端到分支节点中心的长度要短,而发射端到支点中心的长度大于各个接收端到中心点的长度,也就是说所有的接收端都要在发射端的远处并簇在一起,各个分支距离要等长,如果加匹配的话常加在发射端。

       下面将基于源端匹配链路和负载端匹配链路对Cluster拓扑结构进行瞬态特性的研究,如下是仿真两个仿真链路。

       下图是源端匹配时,源端和负载端的波形,可以看到,随着支路延时的加大,负载也加重,使得负载端波形上升沿变缓。而源端波形则存在台阶和反射。    

       下图为负载端匹配时对应源端和负载端的波形,可以看到,随着分支stub长度的增加,信号的反射过冲逐渐增大。

       从上面的仿真结果可以看到,当在源端匹配的链路里面,支路传输线延时增大,负载端波形上升沿将逐渐变缓,同时在各个负载相同、支路延时一致的情况下,负载波形的质量时比较好的。当在负载匹配的链路中,负载端和源端的波形随着支路延时的增大而增大,当支路延时小于等于信号上升沿TR的10%时,反射噪声电压的幅度可以控制在10%左右。

树型结构

       树型结构(Tree)是星型的衍生,但是它的总长度更短,同样需要各个分支的距离尽量等长,如下图示意。    

       接下来将分析源端匹配和负载匹配下树型结构的信号质量,同时将分析主路阻抗与支路阻抗匹配/不匹配时的场景。

       下图是主路阻抗与支路阻抗匹配时负载匹配(下)和源端匹配(上)的仿真电路图。

       下图为仿真结果,可以看到,如果匹配充分,信号上仅存在一个延时,没有反射信号处线,只有在负载端匹配时出现分压的幅度降低,信号质量均良好。    

下图是主路阻抗与支路阻抗不匹配时负载匹配(下)和源端匹配(上)的仿真电路图。

       下图是传输线阻抗的主路支路不匹配时,传输线长度相同时,可以看到上升沿逐渐变缓,同时当源端匹配时,相同的传输长度下,尽量使负载端支路延迟减小。当在负载端匹配时,尽量使源端主路延迟减小。    

下图为调整匹配方式的仿真链路,上图为主路串联匹配链路,下图为主路并联匹配链路。

       下图为主路串联匹配和主路并联匹配下,传输距离相同时对应的负载端波形,可以看到,当主路并联电阻时,尽量使负载端接触的传输线延迟减小,但是由于阻抗不匹配将会出现振荡,但是匹配方式比较简单而经常选择;当主路串联匹配电阻时,可以看到,通过优化电阻及传输线长度分配来找到最优的信号质量。    

以上所有就是不同拓扑结构下,各种应用方式的时域瞬态波形,可以看到每种拓扑结构均有优缺点,需要根据应用情况来选择。    


芯片SIPI设计
专注于SOC芯片级、系统级端到端SIPI设计;致力于分享SIPI领域硬核知识;可提供培训、咨询全系统SIPI设计;欢迎关注、分享、相互学习。
 最新文章