SERDES高速链路PCB设计的信号完整性考虑

文摘   2024-10-22 11:25   上海  

      链路包括一个发射模块、一个接收模块以及介于两者之间的所有称为“信道”的部分。在网络和电信设备中,信道通常包括线路卡和背板或中板。假设线性接收器处的波形只是发射波形与信道冲激响应的卷积,如果信道频率响应作为频率的函数是均匀的,则接收到的波形将与发射的波形相同。然而,在现实中,所有信道都具有频率依赖特性,因此接收到的波形可能会发生相当大的失真。此外,来自相邻信道、相邻信号或电源的噪声总是存在,影响波形完整性。

信道特性对接收到的信号眼幅度和宽度产生不利影响,这是由于在数据信号的情况下依赖于模式的抖动和在时钟信号的情况中抖动放大。接收器需要一定的最小信号幅度,通常在100mV的峰峰值范围内,以及一定的最小脉冲宽度,通常是一个小占比UI,来可靠地区分“1”数据位和“0”数据位,这些数字决定了误码率(BER),并用于定义“EYEMASK”。EYEMASK为量化性能提供了一种方便而独特的指标,并被许多标准所推荐。或者,链路性能也可以通过频域特性的规范以相对的方式进行量化。这些包括从信道的s参数中导出的许多变量,即插入损耗(IL)、回波损耗(RL)、偏斜、插入损耗偏差(ILD)和插入损耗与串扰比(ICR)。它们通常被指定为新标准中的附加要求。因此,信道设计的目标是确保信道的频率响应满足特定标准的s参数要求。

接下来将使用背板示例说明一个典型的设计,假设在背板和包含发射机(TX)和接收机(RX)设备的线卡上设计一个10Gbps的串行链路。首先,需要制定互连预算。对于常用的二进制信号形式,以GHz为单位的奈奎斯特频率(fnyq)是以Gbps为单位的最大数据速率的一半。

       对于10Gbps的数据速率,奈奎斯特频率为5GHz,UI为100pS。大多数收发器都内置了发射预加重、放大和接收均衡功能,可以在奈奎斯特频率下处理25dB或更高的总链路插入损耗。这对最大插入损耗提供了约束,并且确定了是否需要retimer/repeater。为了进行此说明,假设背板和线卡的物理尺寸能够在没有retimer/repeater的情况下正常运行。    

接下来,~25dB的可用插入损耗分布在链路的所有元件上,在背板系统的情况下,可以允许线卡具有高达4dB的插入损耗,并为背板单独保留10dB,如下表所示。链路的其他元件包括芯片封装、AC耦合电容和连接器。所示的插入损耗值是这些组件在5GHz下的典型值。考虑到PCB走线插入损耗的不确定性,需要留出余量2dB或更大的值。

信道物理特性对s参数有直接影响,接收到的眼睛宽度和高度受到以下信道s参数特性的影响,其中一些特性是众所周知的:    

差分信道插入损耗(IL):这只是信道插入引起的信号功率损失。损耗是由反射、吸收和辐射引起的,所有这些都会导致插入损耗。

回波损耗(RL):这是仅由反射引起的信号功率损失,是由信道中的阻抗不连续性引起的。差分回波损耗优先级,尽管一些标准也规定了共模回波损耗。

差分对内P和N之间的偏斜:这是差分互连的P和N部分之间的时间延迟。这可能是由于两个部分P和N的路径长度或传播速度的物理差异造成的。

插入损耗偏差(ILD):有损传输线的IL以对数方式随频率增加。由于阻抗失配和其他因素,这种直线行为(在对数尺度上)会出现偏差。限制这种偏差很重要。ILD被定义为IL与最佳拟合衰减与频率特性的最大偏差。

插入损耗与串扰比(ICR):这是接收器处IL与总串扰的比率。总串扰是通过计算所有攻击者的耦合差分s参数值的幂和来计算的,即FEXT(远端串扰)和NEXT(近端串扰)值。

除此之外,还可以定义对走线差分阻抗、差分到共模s参数或eyemask的限制。重要的是要记住,满足这些要求可以提高成功链路操作的置信水平。未能满足这些要求只会增加风险,在操作中引入不确定性,并增加误码率(BER),性能的下降,例如需要以较低的数据速率运行,比完全的灾难性故障更有可能发生。    

信道物理特性对s参数和眼图有直接影响,与PCB走线类别包括:

(1)影响IL的走线类型(2)影响ILD和RL的走线阻抗(3)影响IL、RL和ILD的走线耦合(4)影响IL地走线厚度和表面粗糙度(5)影响IL,RL和偏斜的走线涂层(6)影响IL和偏斜的走线弯曲(7)影响ICR的走线间距(8)影响ILD的走线参考平面(9)PCB材料会影响IL和偏斜(10)PCB通孔影响RL、ILD和ICR(11)AC耦合电容影响IL、ILD和RL(12)PCB堆叠、连接器和BGA分接影响所有5个参数。

下图展示了一个serdes平面系统的应用示例,串行链路穿过正交连接器,串行链路穿过正交连接器,链路的s参数如下图中所示;发射和接收设备具有输出功率控制、预加重、放大和自适应均衡。下图右侧图显示了25Gbps工作的最佳SI设置后的仿真眼图结果,可以看到眼图有足够的余量来进行高速下无误差工作。

   


芯片SIPI设计
专注于SOC芯片级、系统级端到端SIPI设计;致力于分享SIPI领域硬核知识;可提供培训、咨询全系统SIPI设计;欢迎关注、分享、相互学习。
 最新文章