目前高速接口的带宽需求越来越大，更宽的接口意味着更多的引脚，而更多的引脚意味着需要设计更多的布线，这会导致更多的功耗、成本和复杂性。为了提高整体密度、封装面积和电源效率，预计需要56Gb/s技术来高效支持高达400Gb/s以太网系统及其更高速率的接口应用。因此，设计高速链路以实现超过56Gb/s的数据速率是一个重要的高速接口设计的内容。
在封装基板的布线设计针对serder接口的优化方向通常包括四个部分：基板堆叠、封装基板的介电材料、布线布局和差分通孔布局。对于封装基板的介电材料，选择常规、低损耗的ABF（Ajinomoto Build-up Film）材料。所用这些基板材料一般都能够制造或量产测试。在差分信号通孔设计中，由于不同层之间的过孔反焊盘之间的耦合作用，电容负载较大。而差分信号通孔的损耗并不是主要问题。主要的插入损耗来自差分信号走线，在高速serdes接口应用铜的粗糙度是影响差分信号对插入损耗的因素，但对于28GHz下56Gb/s数据传输的30mm长度差分信号对而言，插入损耗可以降低8dB（每毫米插入损耗0.3dB）。在对封装结构进行优化设计后，将设计规则及SI约束应用于FCBGA封装上的实际差分对设计。
在5+2+5基板堆叠的FCBGA封装的内层进行SerDes信号布线出线。下图展示了使用常规介电材料和堆叠结构进行封装设计的叠层分布
