当今微处理器的进步对计算机工业产生了最重大的影响，内存、磁盘速度、图形加速器和接口卡也有了很大的发展，计算机总线技术的进步使每秒千兆字节的数据传输速率向前推进了不少，对I/O电源的传输分析的认识也有了新的发现，虽然如SATA3（6GB/s）和USB3(5GB/s)这些高速接口仍在继续向前发展，在这些GHz工作的范围内，有效地满足较小抖动和电源传输噪声目标的需求变得至关重要。
I/O电源传输网络设计（PDN）是目前芯片设计公认的独特的工程学科，在计算行业中普遍采用，以确保在I/O缓冲器上实现良好的电气性能，PDN建模一般分为多个部分；和许多研究项目都专注于封装和主板建模方法，很少有强调VRM建模方法和很少可以找到片上缓冲建模方法。目前，片上寄生通常由集总片上电容（Cdie）和片上电阻（Rdie）模型表示。如下图示意。
通过建立如上的仿真链路，得到阻抗曲线，它可以清楚地显示种寄生的影响及其在宽频谱上的影响，合并后的Cdie和Rdie对PDN最重要的贡献之一，主要是对高频行为的影响；当I/O缓冲区的工作频率落入相同范围时，它们变得至关重要，如下为两种情况的PDN的仿真结果。
第一种使用相同的Rdie设置（50mohm），6GHz的阻抗在50.17mohm时保持相似，此时改变Cdie值（5nF到15nF）仅仅是将共振峰从左到右横跨频率频谱，并且不会减轻6GHz时由Rdie控制的阻抗。
第二种情况是使用相同的Cdie设置（5nF），6GHz时的阻抗可以在11.57mohm到50.17mohm之间变化；此时阻抗的大小取决于Rdie值，较大的Rdie将阻尼并联阻抗幅度；从而产生更小的Zpeak@1.3ohm。
Cdie通过在频谱上左右移动共振峰来改变共振行为，而Rdie通过将共振峰的幅度提高或降低来改变共振行为，并定义此后的电阻值。在通用交流电路中，电源噪声随频谱阻抗曲线而变化，因此电源噪声与6GHz工作频率下与I/O缓冲器相关的Rdie数成正比。
例如：如果500mA的交流电流和Rdie@6GHz被视为1Ohm，那么6GHz的电源噪声将近似为500mVpp，当Rdie设计不当时，这可能对抖动性能构成严重威胁。
对芯片模型的简化可能相当不充分，甚至值得怀疑，因为我们继续对Z(f)中每个模型元素如何在影响高速I/O电路行为中发挥作用更复杂的理解。在先进的工艺技术中，由于栅极尺寸的缩小，电网的电阻越来越大，使得过去能够充分代表芯片上模型的RC模型变得不那么高效；这可能会优先于Cdie，这是过去保证电源传输网络性能的主要因素。
一个假设的Rdie框图如下图所示，图中概述了一个简化的硅衬底结构，I/O缓冲器的三个主要电阻贡献者确定为1)金属网格电阻（Rgrid），2)Cdie和关键缓冲块之间的电阻路径（Rdie），3)在片上定制的多晶电容的电阻（Resr）；使用2个端口测量设置的假设模型如图所示。有5个基本的构建块，其中3个主要电阻贡献者来自金属网格（深绿色），与Cdie（橙色）相关的多电阻
上图中的这些电阻的总和可以表征在芯片模型中，然而，单独将这3个电阻分别分离到其离散的数字中变得具有挑战性。下面将描述用于分离每个和每个由这3个关键领域贡献的个体电阻的方式。
首先来看金属网格电阻（metal grid resistance，Rgrid），这部分通过利用芯片建模工具对金属硅网格进行提取。导入芯片版图物理模型，工具将生成电气模型，每个电源 bump在上层金属 层分配终端（源终端），下层金属层的缓冲器和decap分组为设备终端（激励端）。所有设备都具有的特征，因此存在大量的设备终端，从生成的网表可以表征出垂直路径（源终端到激励端）和水平路径（设备终端到另一个设备终端），对于VSS net，整个过程重复即可获得。
接下来是On-die capacitance’s Polyresistor (Resr)，有2种不同类型的片上电容：一个内置电阻，称为高esr decap；而另一个是低阻片上电容，也称为低esr电容，则片上电容的总量取决于片上电容cell在I/O缓冲区中的位置。一般情况下，电容和Resr可以相当准确地估算根据decap的数量，如下表。
RC和C模型的交流响应可以使用如下图所示的简单拓扑来表示高esr和低esr的电容组合，左边的拓扑结构是一个很好的拓扑结构，表示芯片电容上的低esr和高esr的组合。该拓扑的交流响应与decap库单元的交流响应匹配得很好。
从结果可以看到，高esr和低esr封装对电阻路径（或Rdie）的影响很小，甚至没有影响 ，它连接IO缓冲器和on die电容，这是因为封装的esr是一个分流电阻，它定义了封装的特性，而不会导致封装和IO缓冲区之间连接的电阻损失。
在PDN设计中通常使用的集总Rdie/Cdie模型不再足以表示在GHz及以上运行的I/O缓冲区的高频行为。这是因为Rdie通过将共振峰的值提高或降低来改变共振行为，并定义此后的电阻幅值；以及规定所述缓冲器在GHz工作范围内的高率噪声行为。PDN网络的建模能力已经扩展到硅缓冲层，由此这些参数开始在定义GHz工作频率下的电气性能方面起主要作用。将PDN建模到缓冲级别的能力非常重要，并且需要付出艰苦的努力来验证每个步骤的有效性。
