晶圆段:由于晶圆键合工艺在NAND及后制程领域的应用增加，晶圆数量预计将自然增加。此外，随着SiC晶圆需求的不断增长，相关产业链的企业价值有望提升。
晶圆在半导体工艺中使用的材料中所占比例最高。晶圆采购量分别占三星电子牛导体、SK海力士、DBHiTek年度原材料采购量的16%、11%和50%。三星电子的高比例推测是由于代工中使用的昂贵外延片比例较大、而DB Hiek的晶圆成本比例如此高的原因是由于8英寸工艺的性质，以及与 12 英寸工艺相比，这可能是因为其尺寸较小。
曝光流程:随着晶圆加工量的增加，预计与曝光次数成比例增加的光掩模和薄膜等相关组件的使用量将增加，特别是光掩模曝光次数的增加预计将导致需求增加。检查。此外，我们相信这将是新进入者在开发下一代EUV PR的竞争中进入市场的机会。
曝光工艺流程：
1)前处理(HMDS处理):前道工序完成后，经过H202和H20的清洗过程，此时晶圆表面变得亲水。由于PR是有机材料，其在亲水表面的吸附能力可能较弱。需要采用HMDS将表面变成疏水性的过程
2)PR涂覆:这是将光刻胶涂覆到晶圆表面的过程。主要采用旋涂法，将PR滴在晶圆中央，然后旋转晶圆，使PR均匀分布。当旋涂完成后，PR不可避免地会在晶圆边缘聚集，称为边缘珠，只有经过使用稀释剂的去除过程(Edge Bead Removal)后，PR 的应用才能均匀地完成(稀释剂制造商DongllnSemichem)EBR工艺有时在软烘烤后进行,
3)Soft Bake:这是通过将涂有PR的晶圆加热到100度左右来蒸发PR的树脂成分的过程。通过Soft Bake可以提高PR的晶圆附着力，这是一项激烈的操作，晶圆在各个方向上移动速度非常快，因此提高 PR 的附着力是一个重要因素。此外，它还具有防止曝光过程中树脂颗粒蒸发而污染掩模、透镜和反射器的效果
4)曝光:这是将晶圆在曝光机中曝光的过程。当晶圆上的PR受到光线照射时，曝光区域PR中的感光材料PAG的分子键被破坏或键被加强，PR的性质发生变化
5)曝光后烘烤:曝光过程中,晶圆表面反射的光线形成驻波，PR侧面变得凹凸不平，呈波浪状。因此PR中的PAG(光产酸剂)被活化，PR表面的凹凸得到改善，通过曝光后加热的烘烤工序.
6)显影:这是利用曝光和烘烤过程中产生的PR特性的差异以及清洁溶液的选择性来去除它的过程。将PR的曝光部分去除的情况称为Positive PR，将未曝光部分去除的情况称为Negative PR。
7)Hard Bake:这是一种在高温下蒸发显影过程中残留的清洗液的工艺，同时提高图案化PR的抗蚀刻性和附着力。8)检查:这是衡量PR图案是否符合设计的过程。由于尚未对晶圆进行物理变化，因此在曝光阶段发现的错误可以在 PR 去除后纠正。换句话说，可以说是首先决定晶圆图案良率的步骤。
蚀刻工艺:由于3D NAND的进步，电介质蚀刻工艺中等离子体暴露的强度和频率增加，预计需求将因SiC环消耗的增加而增加。此外，由于逻辑器件中从 FinFET到 GAA的转变，晶体管加工步骤的增加，预计对导体干法蚀刻机的需求将会增加。预计在 GAA器件加工过程中，蚀刻剂(一种 SiGe 选择性蚀刻配方)的使用将会增加。
蚀刻工艺分湿法蚀刻与干法蚀刻：
蚀刻工艺是选择性地去除不需要的部分以形成电路图案的工艺。使用气体作为蚀刻介质的蚀刻称为干蚀刻，使用液体化学品的蚀刻称为湿蚀刻。
湿法刻蚀的特点是：
1)各向同性:由于蚀刻剂内分子的运动方向没有指定，因此蚀刻在蚀刻目标暴露的所有方向上进行。虽然各向同性蚀刻在某些情况下是必要的，但在实现精细图案方面也存在缺点。
2)高选择性:由于反应仅取决于蚀刻剂的化学反应，因此可以根据目标材料的成分来调整蚀刻程度
3)速度:由于是液体反应，因此与干法蚀刻相比，蚀刻速率更快，干法蚀刻是反应物密度较低的气体反应
4)经济可行性:由于对蚀刻剂的依赖性较高，对设备的依赖性相对较低，并且易于一次处理多个基板在成本方面具有优势。
干法刻蚀的特点是
1)各向异性:由于可以通过电场控制蚀刻气体的运动，因此可以进行一些各向同性蚀刻以及各向异性蚀刻。在非极性自由基反应的情况下，可以进行各向同性蚀刻，在极性离子反应的情况下，可以进行各向异性蚀刻
2)选择性低:由于蚀刻主要是线性的，因此选择性低。然而，即使在使用自由基的干蚀刻中，选择性蚀刻也是可能的。
3)处理速度慢(Through put):由于是气态反应，与反应物的接触点少，所以反应速度慢4)精度:不仅是气态反应，而且蚀刻气体的运动可以控制，从而可以创建精细的图案5)经济效益低:许多反应使用昂贵的等离子体设备而不是反应物，通量低，因此价格昂贵。
干法蚀刻机行业趋势
截至2021年，全球半导体干蚀刻设备市场规模为199亿美元(同比+46%)，使其成为基于单元工艺设备的与沉积设备(206亿美元)一起的最大市场，从过去六年的市场增长率来看，CAGR为+22%，不仅超过了整体半导体设备市场增长率(CAGR 20%)，也是所有设备领域中增长率最高的领域。这表明蚀刻工艺实质上引领了半导体工艺的发展和图案的小型化。
21年半导体干蚀刻机市场规模为100亿美元，略大于电介质干蚀刻机市场规模(98亿美元)，但过去三年电介质市场增长率(CAGR 50%)比导体(CAGR)陡峭24%)。这被认为是由于逻辑半导体中布线层数的增加以及布线层数的增加导致IMD(金属间沉积)的增加，导致氧化物蚀刻工艺的比例显着增加。存储器层，例如 DRAM 电容器和 NAND 堆叠。随着存储器变得更加先进，未来对介电蚀刻的需求预计将增加而逻辑器件中晶体管结构从FinFET到GAAFET的变化预计也将促进对半导体蚀刻的需求增加.
全球干式蚀刻机市场呈寡头垄断，LAM、TEL和应用材料这三大公司的市场份额合计为91%。其中_Lam Research 和 TEL分别占据 46% 和 29% 的高市场份额。这种过度不仅需要干法刻蚀机中的等离子体控制水平非常高，而且由于干法刻蚀的不可逆性，一旦薄层刻蚀就无法逆转，因此需要高度的工艺重要性和保守的设备朵购。薄膜在整个半导体工艺过程中被去除是不可避免的,
从具体领域来看，在介质干蚀刻机领域，TEL拥有54%的高市场份额，超过一半的市场份额，与LamResearch合计的市场份额达到93%。同时，在半导体干蚀刻机领域，Lam Research的市场份额为53%，占据一半以上，Applied Materials的市场份额为30%，TEL的市场份额为5%，使得三大公司的市场份额在88左右%。
即使是被普遍认为是半导体设备龙头的应用材料公司，在半导体干蚀刻机领域的市场份额也达到了30%左右，但其在介质干蚀刻机领域的市场份额却只有个位数。另一方面，就TEL而言，它在半导体领域拥有54%的市场份额，但在电介质领域只有5%的市场份额。这种竞争结构可能是应用材料公司和 TEL尝试合并的原因之一，尽管合并最终在 15 年后分离。因此，设备公司在干蚀刻机市场上独特的版图和进入壁垒是难以通过有机增长来克服的领域.
与三大公司占据稳固市场份额的介电干蚀刻机相比，就导电蚀刻机而言，三大公司的市场份额略低于90%。主要蚕食这一市场份额差距的公司是三星SEMES。我们认为，自2019年以来，公司在设备国产化问题之后，已经成功地进入了一些可能的领域。继2019年介电干蚀刻机增长100%之后，预计半导体干蚀刻机将在20年内增长200%。
考虑到未来半导体器件的发展方向，DRAM的垂直发展已经达到了极限，相反，随着NAND双堆叠的普及以及FinFET逻辑结构向GAAFET的转变，对以NAND为中心的介质刻蚀机产生了需求，预计这一增长将件随着以 GAA 为首的导体蚀刻机需求的增长。
湿法蚀刻剂概述和趋势
湿法蚀刻是通过湿法蚀刻剂(一种液体化合物)去除目标材料的工艺。采用湿法刻蚀而不是干法刻蚀的最大原因是刻蚀速率快、选择性高。与高度依赖于设备的等离子体控制的干法蚀刻不同，湿法蚀刻的速度和所需选择性的实现取决于使用完全合适的蚀刻剂，湿法刻蚀的一个典型例子是在3D NAND工艺中形成Si02/Si3N4堆叠结构之后选择性去除Si3N4的工艺，由于选择性必须特别高，因此这被称为HSN(高选择性氮化物)刻蚀。HSN工艺采用将晶圆倒入沸腾的 H3PO4(磷酸)中的方法。几年前，与竞争对手不同的是，三星电子能够在单堆叠128层3D NAND上取得成功,不仅是因为通过干法刻蚀在孔刻蚀方面存在技术差距，还在于通过选择性去除128层深Si3N4薄膜开发一种可用的独特 H3PO4 配方至关重要,
热工艺:由于设备的小型化，对最小化RTA曝光时间的要求日盆增强，并且激光退火设备的采用预计会扩大。就现有炉设备而言，由于 TEL的寡头垄断(扩散和 LP-CVD)，预计对 TEL扩散石英管的需求将保持稳定。
扩散过程的定义和分类
扩散通常是指由于浓度差异而导致粒子的扩散，但由于牛导体中的扩散过程主要件随着热量，因此它可以与热过程互换使用。一些通过扩散形成薄膜的沉积工艺，例如 LP-CVD、外延和 ALD，与更广泛的扩散工艺重普，但本节重点介绍处理方面
该处理过程不会使用单独的材料形成或去除新的薄膜，而是引起现有薄膜的变性和性质变化，代表性的例子包括薄膜氧化工艺、氮化工艺和离子注入后的热处理工艺
氮化
氮化工艺是通过氮(N2、NO、NH3)与热或等离子体能量反应来氮化薄膜的工艺。热氮化的一个例子是通过将N插入闪存的隧道氧化物和Si之间的界面来提高可靠性。作为等离子体氮化的一个例子，通过对栅极和栅极氧化物之间的表面进行氮化，将Si02转化为SiOxNy，具有抑制杂质从金属栅极扩散或减少漏电流的效果。
氧化
氧化工艺是通过使活性氧与硅(Si)衬底反应来生长氧化硅膜(Si02)的工艺。通常，主要采用通过加热形成的热氧化，根据氧气的来源，分为由氧气提供氧气的干氧化和由水蒸气(H20)提供氧气的湿氧化,
在干氧化的情况下，主要用于形成栅极氧化物，因为它不仅具有优异的电性能，而且具有能够获得薄的高质量的氧化膜的优点。另一方面，由于氧气的渗透速度慢，因此存在处理时间较长的限制。在湿式氧化的情况下，水蒸气的氧传递速度比O2气体快，因此与于式氧化相比具有缩短近10倍的处理时间的优点.
但由于薄膜较厚，电性能较差，所以主要用作掩模层，近年来，随着器件集成度的提高，器件变得容易受热影响，采用湿式氧化形成栅极氧化物，然后通过后续退火提高薄膜质量的方法
热/退火
离子注入工艺之后的热处理工艺的主要目的是1)通过向在离子穿过晶片的硅晶格的过程中受损的硅晶格施加热量来诱导硅晶格的重新排列，以及2)确保掺杂的离子很好地注入能量，使其能够扩散并被激活
初始退火在700摄氏度下进行1分钟。然而，随着曝光时间变长，注入的离子过度扩散，导致晶体管性能下降。因此，采用了RTA(快速热退火)，将温度升高至1.100摄氏度，并将曝光时间缩短至约1秒，最近人们正在使用毫秒退火，即使用闪光灯将温度提高到1.300 摄氏度，并将其降低到1ms(毫秒)以下正在引入一种更先进的退火方法，该方法使用激光将曝光时间降至最低。通过应用最新的退火技术，晶体管源极/漏极的扩散被最小化，同时可以激活，并且S/D扩散面积的减小直接导致器件尺寸的减小.
热处理工艺和相关供应链的组成部分
设备 炉设备、RTA/霁件 管材
21年全球热加工设备市场规模为26亿美元，约占整个牛导体设备市场规模的3%，从占比来看并不大，但从增速来看，年均增长速度为22%，超过整个半导体设备市场的增速.尤其是2021年，同比增长71%，增幅显着。热工设备中，占比最大的领域是扩散设备和RTA(快速热退火)设备。2021年扩散设备市场规模约为9亿美元。其中，TEL以51%的市场份额占据多数，日立国际以34%的市场份额位居第二。 RTA设备的市场规模为12亿美元，应用材料公司几乎垄断了96%的份额.扩散设备在反应器(熔炉)中同时处理多个品圆，此时晶圆被运送在由石英(Si02)制成的管/舟中并进管材也常用于一些批量式 CVD，而行反应。由于它是高温工艺，因此使用与晶圆材料相似的硅基石英。Wonik Q&C是韩国石英牛导体工艺部件市场份额的领先公司
沉积工艺:随着存储器件的进步，对ILD和IMD低温沉积的需求增加，对允许低温沉积的PECVD和用于低温电介质的Si前驱体的需求预计也会增加，ALD的需求将根据设备和工艺的结构方向而增加，特别是人们对提高吞吐量(这是一个根本弱点)抱有很高的兴趣，并且对通过空间分割最大限度地减少 ALD 交货时间的 SD-ALD 设备的需求预计将很强劲。
CVD(化学气相沉积)工艺
CVD工艺是薄膜工艺的一种，将晶片放置在与外部隔绝的真空室中，并利用热等能量供给包含要形成的薄膜的原材料的气体(前体)。等离子体和紫外线产生气体，这是在不改变基材性质的情况下分解薄膜并沉积薄膜的过程。它与处理(扩散)工艺相似，都是使用气体形成薄膜，但不同之处在于它不会改变基材的特性。
CVD工艺的流程为:
1)当反应气体供应到腔室中时，
2)气体扩散到基材表面，
3)被吸附在表面上或沿表面移动(迁移)。然后，
4)通过化学反应形成固体薄膜，5)反应产生的剩余副产物从表面解吸并排出.
*台阶覆盖率:CVD工艺的关键性能指标之一，表示通过CVD工艺形成薄膜时，各位置薄膜的厚度比例(参考图中的公式)。通常，当比率根据位置恒定时，阶梯覆盖被认为是良好的。影响步骤覆盖的因素可能会根据大气压力、反应物类型、温度等而变化。
化学气相沉积PECVD
PE-CVD是应用最广泛的CVD设备，是弥补热CVD设备暴露于高温环境、工艺速度慢的缺点的设备。通过使用等离子体作为反应能源，大大减少了对热量的依赖，并且可以实现低温工艺。另外，由于可以调节除热量之外的各种工艺变量，因此具有能够控制薄膜的厚度、应力、密度等的优点
同时，当装置的纵横比逐渐增加并且大气压力降低以改善阶梯覆盖并且尝试增加离子的MFP(平均自由程)时，等离子体的密度降低。这是CCP型 PE-CVD 的典型局限性，干式蚀刻机中也对此进行了介绍。出现这个问题是因为很难独立控制等离子体的密度和能量。另外，由于低温工艺的性质，薄膜的质量低于LPCVD，并且存在等离子体对基板造成损坏的可能性，
使用PE-CVD的Si02沉积温度范围为350至400度，与LP-CVD的400至900度相比，这是一个较低的工艺温度。对于Si3N4来说，它也在400度左右，低于600度。LP-CVD 工艺中温度可达 900度。由于这种低温工艺可行，因此具有对下层金属层副作用较小的优点，因此主要用于形成IMD(Iinter MetalDielectric)和ILD(Inter Layer Dielectric)等钝化层薄膜.
薄膜工艺定义及分类
薄膜工艺是在晶圆表面形成薄膜的工艺。虽然和扩散工艺有一些重叠，但不同的是薄膜工艺的膜质相对来说比扩散工艺厚一些，形成薄膜的代表性材料包括形成电极和布线的金属材料，以及用于隔离，间隙填充和掩模层的介电材料。薄膜工艺可以根据是否存在前体来分类。如果有前驱体，则采用CVD，如果没有前驱体，则采用PVD或EP工艺。
金属工艺:尽管市场规模较小，但考虑到电镀工艺是半导体工艺中必不可少的工艺，而且在代工工艺中也是越来越重要的工艺，因此公司在ECD设备方面享有独特的地位被判断为能够支撑公司高盈利能力和全公司估值的因素。这是因为专属装备可以提供议价上风。
金属工艺定义和流程
从半导体的横截面可以看出，在DRAM或NAND的情况下，不仅晶体管的数量相对较少，而且大多数电路都是电容器，因此主要使用电介质来形成它们。另一方面，就逻辑芯片而言，除了晶体管之外，大多数都是由铜布线制成的。随着晶体管集成度的提高，布线层数也随之增加，就苹果最新的AP而言，布线层数超过了15层。事实上，除了晶体管形成之外，大多数工艺都是布线工艺的重复
对于与晶体管直接接触的金属(MO/M1)，使用AI(铝)和W(钨)。如果是Cu(铜)，它可能会扩散到晶体管中并导致错误(深能级杂质)，因此从M2开始使用。同时，由于铜没有适合CVD工艺的前驱体并且难以蚀刻，因此通过镶嵌工艺形成薄膜，并在电镀后通过CMP工艺将其平坦化。在本节中，我们将重点关注电镀铜工艺，
CMP工艺:就逻辑器件而言，由于在栅极和Co互连中应用了|-V族材料，晶体管结构向GAA的改变预计将增加新CMP层的效果，在存储器方面，FinFET在DRAM Peri区域的应用可以带来(MP应用层数增加5层以上的效果。就NAND而言，随着双堆叠工艺的普及，预计CMP需求将主要针对钨字线和ILD层而增加。
CMP工艺定义和流程
CMP工艺是化学机械平坦化(或抛光)的缩写，字面意思是利用化学反应和机械力平坦化晶圆表面的工艺。最初，由于薄膜质量不均匀导致曝光过程中焦点不准确，因此需要平化工艺.
过去，通过回流、回蚀等工艺来保证平整度，但仅靠这些工艺已无法满足日盆精细化的器件严格的平整度标准要求，为了解决这一问题，CMP工艺的重要性日盆凸显。除了确保平整度的问题外，它还开始被用作STI(浅沟槽隔离)形成工艺和铜布线工艺之间的双镶嵌工艺期间氧化物去除的重要因素,
CMP工艺不仅涉及抛光垫和晶圆的旋转速度、施加在晶圆上的压力、垫的图案方向等机械因素，还涉及浆料抛光粒子与晶圆之间的相互作用等化学因素。这是一个高度精确的过程，其中化学物质的影响是一个重要的过程变量。根据应用材料公司的说法，CMP 精度是一个需要极高机械和化学精度的领域，它可以比作一台割草机，可以在不到 30 秒的时间内将所有草叶均匀地切割到人类头发宽度内的长度，如果晶圆是一个足球场。
清洗工艺:在CMP工艺中，残留颗粒和金属物质的量很大，因此清洗的重要性很高，可以归类为CMP后清洗。如前所述，随着 CMP 工艺步骤数量的增加，对清洁工艺的需求预计也会增加。此外，随着最近人们对环境问题的兴趣增加，干洗正在得到发展。我们相信这很可能会在新市场的性质中发挥作用.
清洗工艺定义及流程
清洗工艺是去除各个单元工艺之间残留污染物的工艺，它不仅与牛导体良率直接相关，而且也是核心工艺，约占整个牛导体工艺的15%。根据清洁方法的不同，清洁过程可分为使用液体材料的湿式清洁、使用物理刺激的物理清洁和不使用单独材料的干式清洁。特别是，在所占比例较高的湿式清洗中，根据所使用的清洗设备，有将晶圆浸入含有化学物质的槽中来批量清洗晶圆的Bench Dip法和将晶圆浸入含有化学药品的浴液中进行批量清洗的Single Spray法。为每个晶圆在室内喷射化学物质。
就台式方法而言，由于可以一次处理大量晶圆，因此具有高吞吐量和相对较低的化学品使用量的优点，但其缺点是在清洁过程中可能会发生晶圆之间的交叉污染。在单一方法的情况下，化学品在旋转的晶片上喷射和清洗，虽然它具有有效且均匀地去除颗粒的优点，但吞吐量低且化学品的温度变化有限。
测试和封装工艺:随着全球三大代工厂积极拓展其下一代封装路线图，预计基板和组件材料也会随之增加。此外，值得注意的是，粘合在封装过程中的重要性正在增加。随着包装变得更加多样化和复杂，测试预计也将变得更加复杂，这预计将增加测试室的重要性并导致测试相关耗材的使用增加.
测试流程
测试工艺是通过电气特性检査来防止晶圆或芯片缺陷继续到下一个工艺，从而最大限度地减少损失的工艺。早期的测试主要是过滤掉量产产品中的缺陷，但最近，它还酒盖了根据测试结果的累积案例预防可拿性缺陷以及通过提高良率来降低成本的作用，
测试过程可以直接由IDM/Foundry执行，或者可以将某一部分外包给寄售公司(OSAT;外包组装和测试)。无论测试过程由谁负责，都使用相同的检验设备和检验件进行测试
测试流程根据产品完成阶段主要分为品圆测试、封装测试和模块测试。其中，晶圆和封装测试过程通常不仅包括使用电信号的功能和性能测试，还包括老化测试以检査热耐久性。模块测试虽然不进行老化过程，但在实际使用环境中进行了全面的测试。
随着半导体器件的集成化和进步，测试项目的数量和所需的时间不断增加。特别是，随着下一代封装的出现，封装测试是这一趋势正在加速的领域。从外包测试机构的角度来看，测试时间的增加是提高开工率的一个因素,
以上截图文档参考资料免费下载链接:也可加入知识星球下载
链接: https://pan.baidu.com/s/1uu3znTobU42fLa4O9cQohw?pwd=9afp 提取码: 9afp
更多资料加入星球下载：
下图为资料总包（截止11月）清单：加入星球后可直接一次获取资料总包！
（更多半导体设备3D图和manual整套资料等在星球可任意免费下载！并且在持续增加中，成功加入星球的后续资料全部免费下载！）
以上部分内容来自网络公开资料个人搜集整理和总结，部分文字和图片来自网络截图等各大官网，版权归原作者所有，如有不妥可联系删除！
