随着摩尔定律逼近物理极限，传统的平面晶体管设计在提升芯片性能和降低功耗方面已接近瓶颈。为应对这一挑战，3D IC技术应运而生。通过在垂直维度上堆叠多个芯片，3D IC不仅可以在更小的空间内集成更多功能，还能够显著提升数据传输速度和系统整体性能。3D IC打破了传统二维设计的局限，为提升芯片性能、能效和密度开辟了新的道路。
然而，3D IC设计的复杂性远超传统IC设计。
其一，3D IC设计需要在三维空间中精准地规划各个功能单元的布局与布线，同时要兼顾电气性能、热管理、信号传输以及物理可靠性。
其二，在三维堆叠结构中，不同物理场（如电场、热场、机械应力场）之间的耦合效应更为显著，这导致了热管理、电磁兼容性和机械稳定性等方面的挑战，需综合考虑多种物理因素，确保设计在各种极端条件下都能保持稳定运行。
其三，3D IC设计还面临着制造与测试上的复杂性。由于三维结构的特殊性，传统的制造和测试流程往往需要进行大量的改进和优化。例如，在制造过程中，需要精确控制各个功能单元的堆叠顺序和互连方式；在测试过程中，则需要采用先进的非破坏性测试技术，以确保产品的质量和可靠性。
为了应对3D IC设计的复杂性，台积电开发了其旗舰解决方案——3D Fabric技术框架。这一框架融合了CoWoS（芯片-晶圆-基板集成）和INFO（集成扇出）两大先进封装技术，帮助设计者实现更高效的3D集成。
然而，随着3D IC技术的不断发展，其设计复杂性呈现出指数级增长。为此，台积电进一步推出了3DBlox，一个专门为应对3D IC复杂设计而生的标准化设计框架。它包含一种标准化设计语言，用于表示台积电3DFabric技术的所有可能配置。通过关注小芯片、小芯片接口以及接口之间的连接这三个关键要素，3DBlox能够高效地模拟各种3DIC配置，从而简化设计流程。
2023年，为提升小芯片复用和设计的可行性，台积电在原有基础上为3DBlox引入自顶向下的设计方法，使得设计师们能够在获得所有设计细节之前，就进行早期的电气和热分析，尽早发现潜在问题并进行优化，提升了设计的灵活性和效率。
2024中国AI PC创新峰会 即将开始
点击预约
就有机会领取
【软件定义晶上系统技术年度发展报告2024》书籍一份
2024年，台积电在3Dblox平台上进行了一系列创新，以最大限度地提高3D IC的设计效率，核心思路是将3D设计挑战分解为更易管理的2D问题。即在3D布局规划阶段对总线、硅通孔、电源等元素进行定位后，将它们转化为二维问题，利用成熟的2D设计解决方案来简化整个设计流程。其创新方向主要围绕五个方面展开：
在3D IC系统中，台积电强调对总线、TSVs（硅通孔）和电源网格（PG）结构的布局，尤其关注电迁移和红外（EMIR）约束。通过与Cadence和Synopsys等合作伙伴的协作，台积电采用AI驱动引擎探索最佳解决方案，从而确保各设计元素在电气性能和物理资源之间的最佳平衡。
随着客户对芯片复用需求的增加，台积电在3DBlox语言中开发了层次化解决方案，以支持不断增长的3D IC设计。台积电与EDA合作伙伴紧密合作，确定了四种主要类型的对齐标记，并在布局布线流程中自动插入这些标记，进一步提升了设计效率。
在3D IC设计中，热管理问题尤为突出。台积电开发了一个通用数据库，使不同物理引擎能够高效交互，减少不同物理场之间的耦合效应。引入的翘曲分析工具能够准确模拟3D IC的热行为，确保设计在各类工作条件下的可靠性。
台积电通过与EDA合作伙伴共同创建设计规则检查（DRC）平台，对天线效应进行建模，确保在设计过程中充分考虑金属电荷积累的问题。同时，新的自动化生成工具能够准确验证复杂的多晶片设计，提升了布局与原理图（LVS）验证的准确性。
随着3D IC集成规模的扩大，基板设计的复杂性也不断增加。台积电在中介层基板技术文件格式上取得了重要进展，使得能够建模更加复杂的结构，提供更准确的基板表示，确保在3D IC领域中的大型设计能够有效实现。
台积电的3DBlox框架为整个行业树立了新的标杆，推动着3D IC设计全面进步。随着台积电不断致力于推动3DBlox标准的公开化，并深化与行业伙伴的紧密合作，其在3D IC技术革命中的领航者地位无疑将得到进一步的巩固与加强。
- END -
晶上系统行业交流群
