一、研究背景
日益增长的SiC功率器件需求需要高效且经济的制造工艺。虽然Smart Cut™技术通过从施主晶圆转移薄层来生产高质量SiC衬底，提供了一种有前景的解决方案，但起始材料的质量会显著影响最终产品。施主晶圆中存在的扩展生长缺陷，例如微管、夹杂物和位错阵列，会导致转移层中产生COD，从而降低器件制造的可使用面积。挑战在于控制施主晶圆的缺陷密度，以最大限度地减少最终SmartSiC™衬底中COD的产生。
二、实验方法
该研究采用双管齐下的方法，重点在于表征施主晶圆和所得SmartSiC™衬底中的缺陷。
施主晶圆表征： 使用Lasertec SICA88工具（结合Nomarski DIC显微镜和UV-PL）对扩展生长缺陷进行成像和表征。开发了一种自动缺陷分类（ADC）算法，将这些缺陷分为三类：微管、夹杂物和扩展位错阵列。 特别使用紫外光致发光成像（313nm激发）进行晶体缺陷表征。
SmartSiCTM衬底表征： 使用类似的成像技术（SICA88表面DIC通道）和专门的ADC（基于深度学习）分析工程衬底中的缺陷。这使得能够关联施主缺陷和转移层中产生的COD。
三、结果与讨论
研究结果清楚地表明了4H-SiC施主晶圆中扩展生长缺陷与SmartSiC™衬底中COD的产生之间的联系。作者通过展示图像（表2，图3）直观地证明了这一点，这些图像显示了最终产品中施主缺陷的复制。具体来说：
- 微管：
这些与超螺位错相关的空心核心缺陷是已知的问题，但现代制造方法可以限制其密度。 - 夹杂物：
主要为碳夹杂物，这些缺陷更难以控制，尤其是小于20 µm的那些。 - 星形位错阵列：
即使在优质衬底中，这些具有高密度穿晶位错和六个辐射臂的缺陷也能观察到。
该研究强调，严格的施主晶圆质量控制对于获得具有最小COD（如附图4所示，小于0.1 defects/cm²）的高质量SmartSiC™衬底至关重要。作者证明，选择高质量的施主材料能够使用Smart Cut™技术生产无缺陷的工程衬底。
四、研究结论
本文成功地证明了施主晶圆质量对SmartSiC™工程衬底缺陷率的影响。所开发的计量方法能够有效监测关键缺陷，从而能够选择高质量的施主晶圆，并通过Smart Cut™工艺多次复制其质量。这种方法可以生产150 mm和200 mm的高质量衬底，以满足功率器件市场日益增长的需求。这项研究强调了上游质量控制在实现SiC功率器件制造高产率方面的重要性。
五、图文解析
图1：Smart Cut™工艺描述，适用于SiC。
一个流程图或示意图，直观地表示SiC的Smart Cut™工艺步骤。它可能说明了氢离子注入、键合和分离以创建工程衬底的顺序。
图2：来自4H-SiC施主的晶体起源缺陷的产生。
一个示意图，显示施主晶圆中的缺陷如何导致转移层中的COD。这将直观地解释缺陷传播机制。
表1：扩展衬底缺陷的紫外光致发光 (UV-PL) 图像。
该表被描述为展示三种关键衬底缺陷的UV-PL图像：微管、夹杂物和位错阵列。它可能显示了这些缺陷的视觉表示（可能是显微图像）。文本没有详细说明表格中的具体数据，但可以推断它可能包括有关每种缺陷类型的尺寸、形状或其他识别特征的信息。
表2：施主微管图像和SmartSiCTM上相应的COD。
该表对于说明核心发现至关重要：施主缺陷与最终产品中COD之间的直接相关性。它可能包含配对图像——一个显示施主晶圆中的微管，另一个显示从该晶圆生产的SmartSiCTM衬底中相应的COD。这些图像可能是通过SICA88工具的DIC和PL通道获得的。
图3：SmartSiCTM缺陷图与施主质量的相关性。
来自SICA88检测系统的并排缺陷图。一张地图显示施主晶圆中的缺陷，另一张地图显示所得SmartSiCTM衬底中的相应缺陷。该图是显示输入材料质量与最终产品质量之间直接相关性的关键。
图4：来自高质量施主的优质SmartSiCTM的SICA缺陷图。
一张缺陷图，展示了当使用高质量施主材料时，在优质SmartSiCTM衬底中可达到的低缺陷密度（低于0.1 defects/cm²）。这作为该方法有效性的视觉证据。
