欢迎对本期的精彩回答投票，我们将对最精彩的回答送上小小的礼物。以表示对作者无私技术奉献的感谢。
本文中回答均由各位射频从业者们自发讨论回复，回答之中不免有错误疏漏，也欢迎大家批评指正。
电容可以用DAC来设置不同频率下对应不同的容值吗？
Q：请教大家一个问题，ADS中，电容可以用DAC来设置不同频率下对应不同的容值吗？
我设置了，总报improper frequency 。
A：应该可以吧，用DAC再用var引用。
Q：仿sP的时候报错。
A：是错误信息还是说电容就不能这样设置？
Q：我就是不能确定，不知道是电容本来就不能这样设，还是我的设置有问题，有同事设了，也报同样的错误。
A：报错信息发下看看。
Q：Improper frequency dependence in capacitor C1。
A：实在不行你给他转换成阻抗信息 然后用term替换。
Q：好的，我试试看，感谢。
探讨理想条件下判断拓扑结构带宽的方法
Q：请问大家 在纯理想的条件（输入输出接巴伦）下 如何判断一个拓扑结构理论上能实现的带宽是多大呢？或者说如何判断一个结构是是相对窄带还是宽带？
A：看Q值或者跟Q值相关的参数？
Q：具体是要咋判断呢？
A：可以看下这篇比较老文章，fano准测。
Q：谢谢大侠。
解析802.11g协议测试中X轴多余两个点的疑问
Q：请教一下 ，802.11g协议的测试输出信号为什么仪器解码后除了正常的64个点，X轴上还多出了两个点？
A：看下当前页面config里面有没有能锁64qam的；CMW500测蜂窝以前也有这种情况。
Q：你意思CMW270收到什么解什么，而测试信号里面又BPSK，所以在X轴上有两个点？ 我关掉仪器里面的BPSK这个点就会消失。
A：这两个就是BPSK的点，因为不是所有帧都是传大量数据的，控制帧都是BPSK。
Q：我解码这里都关闭BPSK了，还是有这两个点。
A：手动改一下就略掉了，信令测的？
Q：不是信令的，测试输出功率 带宽，随便看了下星座。
A：可以看一下协议原文，里面有提到一些配置还是通过bpsk传输的。
A：强发说不准，软件配了每个周期都有BPSK，那就百分百有。信令测试前面会抓到，后面就没有了，过段时间又会出现的。
Q：这个是有。 所以通过CMW270设置解码方式是无法去掉这个显示的，是不是这个意思。
A：我测蜂窝这边是可以的，不然EVM统计会有差异。
Q：谢谢大家 那我先忽略这两个点。
这个反射系数怎么算啊，是多少？
Q：请问大家一个问题，这个反射系数怎么算啊，是多少？无损传输线。
A：(50-60)/(50+60)。
Q：为什么呀？
A：能量不考虑辐射，除了耗掉，就是反射。
Q：没明白为什么减60。
A：用欧姆定律分配源和负载的能量，你就明白了。
A：应该是用这个算的。
Q： 这个算出来是0啊，好像不对，ads仿出来不是
A：你是源60负载50，仿出来啥样？
Q：0.09，60-50/60+50这个结果。
Q：你的源是60咋算出来0的？
A：往右看进去的负载是50。
Q：用看进去的阻抗减去50Ω/加上50Ω来算，不是减去60Ω/加上60Ω吧
A：这里源端不匹配，不能这样算。
Q：那其他方向看呢？是加减多少？总之要统一的标准吧？
你以60Ω来算反射系数，然后又说不匹配，那你的Z0是多少，50还是60？
A：特征阻抗是50，图上标上了，应该要两个方向都看吧，左边阻抗60，右边阻抗50，其实就是考虑60和50之间的失配情况。用ADS试了几种情况，都符合这个公式
Q：是这个意思。
所以往源看就是不匹配的，往负载看就是匹配的。
探讨仿真中降低VDD导致K小于1的原理
Q：仿真里，K 做的比较贴近 1 的时候，降低 VDD 时 K 就会小于 1。
不过原理是什么啊？
A：看过B吗？k和b最好一起看。
Q：蓝色线时降电压后的稳定性因子，您看下呢。
A：和群友交流下来，是Cgd的原因，Vds下降Cgd变大。
A：我的理解是电压降低，寄生减小，你这个图看起来就是高频影响大一点，寄生减小，会影响fmax和ft增大，而且在k=1处，非常敏感。
Q：好的，谢谢两位，Cgd增加了30fF 曲线确实和降低VDD差不多
低噪放稳定性的提升方法及偏置影响
Q：低噪放的稳定性有什么办法网上抬一抬，偏置对稳定性的影响大吗
A：cascode 管处的走线和电容影响大
Q：好的，感谢
HFSS仿真时空气盒子要跟模型前后左右贴合吗？
Q：各位，请问HFSS仿真时空气盒子要跟模型前后左右贴合吗？还是XYZ轴都要比模型大些？
A：看你用的啥端口吧 如果波端口好像是要贴合的。
Q：是的，我就是wave port，模型前后左右都有端口，那就都要贴合喽。
A：波端口的那一面是肯定要贴合的，不然没法儿仿真，可以用集总端口，四周保证四分之一波长距离就行。
Q：比如我的范围是0.1-10GHz，四周是保证0.1GHz的四分之一还是10GHz的四分之一？
A：最小频率的，但是你这个0.1GHz，会导致空气盒子很大吧，不好仿真。
Q：是的，0.1GHz如果四分之一波长的话得有0.75m，所以我这种情况最好用波端口是吧？
A：是的。
Q：感谢感谢，还有一个小问题。如果波端口的话，端口、空气盒子都要和模型边缘，三者要是一个平面，是嘛？
A：对，HFSS的话，如果波端口在空气盒子里面的话，我记得是会报错的。
Q：好的。上下Z轴范围内，空气盒子不用和模型贴合的哈。
A：不用。
Q：好的，感谢。
解决仿真报错及提高收敛性的方法
Q：仿真时出现这种报错应该如何解决呀大佬们？
A：调整仿真精度。
Q：这个reltol大概要调整到多少？我试着调小了一个数量级，还是报同样的错。
A：accuracy 选liberal，如果你的电路规模没有很大，不收敛，可能是其中有一些节点的问题，可以顺着报的warning找。
Q：好
A：有时候，比如l c并联，都用理想元件，没有寄生电阻，它可能就算爆，不收敛，这种可以串个小电阻就行。
Q：学到了，多谢。
失网可以更改默认功率吗？
Q：失网可以更改默认功率吗？不外接衰减器的情况下。
A：能的。
Q：在哪个页面？没找到那个dBm ，还是我这个网分太落后了。
A： 这里 然后第一个选项我记得是power。
Q：找到了，谢谢。就是这个里面的。
有大佬知道这里的35是怎么得来的吗？
Q：有大佬知道这里的35是怎么得来的吗？
A：是不是和这个有关？
Q：好的好的，谢谢。
有关PA设计中VCC和VBAT供电及压差设计讨论
Q：大家好，想和大家请教个问题：在当前PA设计中，一般分两个供电，一个VCC，一个VBAT：1。两者分别为PA的哪部分供电？2。两者的压差有没有设计约束，会不会因为压差的异常导致倒灌？
A：前者给射频，后者给基带；VBAT的电压高于VCC可能会电流倒灌；设计约束要的。
Q：多谢大侠！
天线的方向图跟它的电场或者电流分布有直接关系嘛？
Q：请问，一个天线的方向图跟它的电场或者电流分布有直接关系嘛？或者说可以通过电场分布来判断天线方向图大概是什么样的嘛？
A：方向图就是根据表面电流计算的。
Q：好的谢谢。
探讨GaN PA测试中栅极电流变化及安全承受范围
Q：请问，在测试GaN PA的饱和输出功率时，增加输入功率，可以看到栅极电流开始是正的uA级后面变成负的uA级，继续推功率，栅极电流到了十几mA级（负）。这里栅极电流的变化趋势是因为什么机理？还有在推功率时，GaN PA栅级的电流大概能承受多少量级不会对管芯造成损害呀？
A：你这个芯片是好的嘛， 感觉坏了 ，我之前也遇到过栅流变负。
Q：没有坏，再测试时还好着呢，就是没敢继续增加输入功率了。
A：就一个管子嘛？你试试能不能夹断，顺便看一下电流对不对，不加信号。
A：GaN过推有栅流是正常的。
A：他是栅流变负。
A：也是正常的，过推就会变负。
A：过推会变负，没到负一般是没推到位。
Q：是两个管子并联，能夹断的，一般能负到什么量级呢？我测的栅电流都到十几mA但是输出功率还在增加没有降低。
A：不用厂家性能不一样，你要是栅极电源支持负电可以放心推，挂也是挂漏极。
A：以前做基站平均功率100W，带10dB峰均比的管子，基本上正常工作栅流uA级别到一两mA. 军品百W级别CW信号推p3，大概十几mA，可以正常工作。 最多见过二三十几mA，没试过长时间工作可靠性。
Q：好的。
A：测试的时候如果是栅极直接接外面电源，你可以看你的负压电源电压值有无变化，栅流太大，偏置电流上要做处理，注意拉电流和灌点流能力。
Q：好的好的，谢谢大家。
近端杂散一般怎么处理？
Q：大佬们想问下你们近端杂散一般怎么处理？
A：如果是电源产生的话，加电容滤波，或者增大开关频率。
Q：是电源泄漏过来的，pcb隔离的时候没做好，加了电容但效果不理想。后面把他外挂到腔体上好些了，但盖上盖板就恢复原样了。
A：挂个LDO，或者磁珠电感加钽电容（电解电容效果也不错）。
Q：好，我去试试，LDO估计用不上，电流有点大4A。
以上就是本期全部问答内容了，这期中的问答哪个是您心目中最精彩的呢？欢迎投票，我们将对精彩问答送上纪念品一份：
针对以上问答您有不同的见解吗？欢迎在下方留言区说一说哟~
慧智微射频技术问答5群已建立
欢迎您来提问，更欢迎您来解答
