在全球半导体制造技术的激烈竞争中，台积电（TSMC）正加速推进其在1纳米芯片制造领域的技术布局。据《日经亚洲》报道，台积电计划于今年年底在其位于台湾新竹的研发中心安装ASML的新型高NA极紫外线（EUV）光刻系统，这一举措标志着台积电在高NA光刻技术竞赛中迈出了重要一步。
![]()
尽管这一安装时间比最初预计晚了约三个月，但与美国英特尔公司相比，台积电的步伐并未落后太多。英特尔去年4月在俄勒冈州的研发中心安装了第一台高NA光刻系统，并在8月安装了第二台系统。据悉，三星电子预计将于2025年初首次引进高NA系统。
台积电作为全球领先的集成电路（IC）代工厂，长期以来一直依赖荷兰ASML提供的EUV光刻系统来制造7纳米及更小工艺节点的集成电路。高NA光刻系统，也称为EXE系统，采用EUV光，并引入新的光学系统，将数值孔径（NA）从0.33增加到0.55，这将关键尺寸或系统可以打印的最小特征降低了1.7倍，并将芯片上的晶体管密度提高了2.9倍。
台积电的目标是在2028年或之后开始使用1.4纳米节点（14A，A表示埃）的高NA光刻技术，或在2030年或之后开始使用1纳米（10A）的高NA光刻技术。该公司计划在2025年底推出的2纳米工艺将使用目前可用的EUV光刻系统。
这一技术的发展和应用需要长时间的开发和评估工作，尤其是在商业生产中有效使用高NA EUV。此外，这项技术的成本也相当高昂，据报道，每个系统的成本至少为3.5亿美元，大约是标准EUV设备价格的两倍，随着单位需求的上升，这个数字可能会有所下降。
台积电将高NA EUV集成到其技术升级路线图中，而英特尔则将其作为首席执行官帕特·盖尔辛格（Pat Gelsinger）积极追赶战略的一部分。尽管英特尔的这一战略一直受到产量、重组费用、大量赤字和将3纳米工艺外包给台积电等问题的困扰，但高NA EUV光刻技术的引入无疑将为两家公司在半导体制造领域的竞争增添新的变数。
在全球半导体产业格局不断演变的今天，台积电的这一技术布局不仅将推动其在先进制程技术上的持续领先，也可能对整个半导体产业链产生深远影响。业界将密切关注台积电在高NA EUV光刻技术方面的最新进展，以及其对全球半导体产业竞争格局的影响。
↓↓↓关注芯片行业↓↓↓
免责声明：本文编译自外媒，不代表作者认同或支持其观点，如有疑问，请阅读原文或联系芯片行业。
![]()
