电源分配网络综合设计
电源分配网络的最终目的是要实现：提供芯片（die）管脚上电源的稳定供应。
电源分配网络最重要的性能指标是：芯片（die）焊盘上把电压噪声保持在多低的电平上；这主要取决于：
1. 芯片对该电源消耗的电流大小。
2. 从芯片焊盘（die）向电源模块方向的阻抗曲线（满足目标阻抗）。
但有很多板级电源分配网络设计所无法控制的因素：
1, 芯片运行时所消耗的电流频谱；
2, 片上电容；
3, 片上电阻；
4, 芯片装接电感；
5, 封装装接电感；
6, 封装中的去耦电容。
所以板级设计中我们尽量寻找芯片和封装模型并纳入板级电源分配网络设计中，这是非常重要的。
但是事实是：除了少数大器件可能会提供板级电源要求及模型外，大部分器件没有这方面信息。
如果封装中的去耦电容足够大，那么对板级去耦的需求会大大降低；而封装装接（管脚寄生）电感和目标阻抗大小决定了芯片看过去阻抗的最高频率。
举个栗子，装接电感为0.1nH，那么：
Fmax = Ztarget/(2πLpkg)
= 0.01/(2π*0.1)
= 16MHz
所以我们可以看器件封装中如果采用了去耦电容及较大封装装接电感，那就意味着对板级去耦电容的降低。
实际上，一些对电源滤波要求较高的器件，一般会在器件资料中给出相应的参考设计（原理图，PCB），这通常是已经经过器件厂家验证过的相对安全的电源分配网络设计方案。
我们也可以参考并根据自己需求进行优化。
欢迎点“赞”“关注”“在看”，谢谢~
