电源分配网络的组成
我们理解了电源分配网络系统的基本概念，以及设计电源分配网络系统的总目标：单板电源分配网络阻抗要小于目标阻抗。
但具体要怎么去做呢？
我想，我们首先需要了解电源分配网络（PDN）具体有哪些部分组成。
之前文章分析了电源分配网络阻抗产生的主要原因是：电感。
任何器件、接口以及连接都存在寄生电感，这取决于封装、过孔、以及过孔到电源/地平面连接处的扩散电感。所以电源分配网络的互连一般表现为：感性。
同时这也意味着：高频时电源分配网络表现为一个高阻抗的路径。
板级电源分配网络设计的频率范围一般约从100KHz到100MHz（具体需要根据不同器件的要求），主要由PCB平面电容和MLCC电容器发挥作用。
这是什么原因呢？
单板上处理器以及高速器件的工作/接口频率远大于100MHz，超过100MHz的噪声难道就不需要关心了么？
从某种角度来说，我们的确不需要关心超过100MHz的噪声。
如下图为完整的电源分配网络拓扑图，不同频点对应不同的滤波器件。我们一起看下根据频段划分的电源分配网络组成：
1. 最低频段（0~10KHz）：电源模块（VRM）决定了从器件看向电源分配网络的阻抗，电源模块性能起决定作用。
低频段的电源分配网络阻抗相对较小（电感较小），通过调节电源模块的输出能力，提供了足够大的能量。
2. 在10~100KHz频段：滤波电容（大容量电解电容/钽电容）对电源分配网络阻抗起决定作用。
此时靠电源模块的响应已来不及啦，需要滤波电容来提供瞬时大电流。
3. 在100KHz~100MHz频段：阻抗取决于去耦/旁路电容（nf级陶瓷电容）和PCB平面电容等。
单板电源分配网络路径上的电感随频率增加，导致远端阻抗大增，只有器件附近的去耦/旁路电容才能起到滤波作用。
4. 器件封装内的电源分配网络的等效串联电感：制约着芯片(Die)向板级电源分配网络看过去的最高频率，这是板级电源分配网络设计的一个最高频率限制。
器件管脚的串联寄生电感大小决定了板级滤波的作用频率。
举个栗子，目标阻抗要求为0.5Ω，器件管脚寄生电感为1nH，可计算得到在100MHz频率下的阻抗约为0.6Ω，那么无论板级的电源分配网络阻抗多小（就算是0Ω），从器件内部向板级电源看去，其阻抗Z=0.6Ω> 目标阻抗0.5Ω；所以100MHz以上频率的电源分配网络阻抗，板级已起不到任何作用。
5. 所以当超过100MHz频率时：从器件看过去的电源分配网络阻抗只与封装和器件有关（片上电容和封装去耦电容）。
这就是为什么单板上去耦电容没必要对应芯片工作频率（GHz）来进行滤波设计的原因。
看到这里，可能有同学突然脑壳卡牢了，问：为啥大电容器滤低频段频率噪声，而小电容滤高频段噪声呢？
根据Zc = 1/jωC来说，C越大那么容抗就越小；好，那么由这个疑问的同学就需要回顾下不同容值电容器的不同阻抗曲线是怎么样的。如下图所示。
那对于不同频率分量噪声呢，举个栗子，假如10KHz的噪声需要100uF电容器来滤除，那么100MHz的噪声用10nF级别的电容器来滤除。很明显100uF的电容器可以吸收的能量比10nF要大的多，那10nF够用么？
好，电容器的滤波，是由其在该频段下的阻抗（这里并非是指容性阻抗，而是单纯的阻抗）大小所决定，而非能量大小的问题。
但我们也可以从能量的角度来理解一下：
对于一个相同幅值的不同频率（不同波长）信号的能量来说，低频率的信号噪声能量要大于高频率的。
低频率噪声对电容器充电/放电时间要更长，所以电容器容量要更大以吸收更多的噪声能量，相反高频噪声对应的电容器在一个波长周期内吸收/释放的能量更小。
欢迎点“赞”“关注”“在看”，谢谢~
