在单板电源分配网络设计中：最重要的不是阻抗曲线有多低而是有多高，因为阻抗的高峰值会导致故障，所以单板电源分配网络应尽量控制高峰值。
如下图为3个相同容值1uF电容和1uF，100nF，10nF电容两种情况的阻抗曲线对比（无电源模块和平面电容的作用）。
如下图为带电源模块，平面电容（边上5inch，厚度4mil）的综合仿真阻抗曲线：
1. 在低频时，滤波电容电感和小型陶瓷电容容值之间的相互作用，造成1MHz附近产生阻抗峰值，并联低ESL滤波电容来降低峰值（15nH->5nH）；
此时阻抗峰值在70MHz附近，如果该频率附近没有大电流，就不会引起噪声问题。
2. 但如果70MHz处的阻抗峰值对单板工作造成影响；如下图所示，将1个电容值的自谐振频率调整到并联谐振频率（10nF->2nF），可以改善阻抗曲线，降低峰值阻抗（从10->2.5ohm），使噪声减小为原来的1/4。
重新复习一遍电源分配网络设计准则：最重要的不是阻抗曲线有多低而是有多高！此时看到1uF、100nF、2nF的组合好于3个1uF的滤波方案。
电容数量的估算：在高频段时电容器组合可以获得的最低阻抗由其等效串联电感的并联值决定。
假设ESL值相同，那么：
2π*ƒmax*(ESL/n) < Ztarget
—> n > 2π*ƒmax*(ESL/Ztarget)
在不考虑容值的情况下，减少所需电容个数，必须减小单个电容的ESL值。
所以我们得到一个重要的结论：如果平面电容容值远小于耦合电容容值，那么在高频时并联谐振阻抗峰值取决于耦合电容的并联感抗（ESL）与平面电容容值，与耦合电容容值无关，所以选用10nF或是100nF有同样ESL的电容，对高频峰值阻抗影响不大。
欢迎点“赞”“关注”“在看”，谢谢~
