关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注汽车半导体最新资讯
1946年2月，全球首台电子计算机ENIAC（电子数值积分计算机）在美国诞生。这台巨型机器重达30吨，内部装置包括17468个电子管、7000个电阻和10000个电容，电力消耗高达150千瓦。1947年12月23日，美国贝尔实验室成功研制出第一款晶体管。晶体管不仅具备电子管的主要功能，还有效解决了电子管体积庞大、耗电量高和结构脆弱等问题。 1956年，诺贝尔物理奖授予了三位晶体管的发明者：约翰·巴丁（John Bardeen）、威廉·肖克利（William Shockley）和沃尔特·布拉顿（Walter Brattain）。晶体管的问世迅速引发了基于半导体的集成电路的构想。
1952年，英国雷达研究所的科学家杰弗里·达默（Geoffrey Dummer）在一次会议上提出了一个设想：如果将电子线路中的分立元件集成到一块半导体芯片上，电子线路的体积将显著缩小，且可靠性将得到提升。这一构想为早期集成电路的出现奠定了基础，而晶体管的发明使这一想法得以实现。
下图展示了晶体管的三位发明者以及全球首个晶体管的原型。
在1958至1959年间，德州仪器的Jack Kilby和仙童公司的Robert Noyce分别在几个月内发明了锗集成电路和硅集成电路，标志着微电子学的开端。Jack Kilby因其贡献于2000年获得诺贝尔物理学奖，而Robert Noyce则于1990年去世。集成电路是现代信息社会的基石，已经在各行各业中发挥着非常重要的作用，如电视机、计算机、通讯、人工智能、虚拟现实设备等。1965年4月19日，英特尔（Intel）创始人之一、当时担任仙童半导体公司研究开发实验室主任的戈登·摩尔（Gordon Moore）应邀为《Electronics Magazine》杂志的35周年特刊撰写了一篇观察性评论，题为《Cramming More Components Onto Integrated Circuits》（将更多元件集成到电路中）。在文中，他预言半导体芯片上集成的晶体管数量将每年翻一番，这一预言后来被称为摩尔定律。1975年，摩尔在IEEE国际电子组件大会上根据当时的实际情况对这一理论进行了修正，将“每年翻一番”改为“每两年翻一番”。随后，时任英特尔执行主席的戴维·豪斯（David House）综合考虑了晶体管数量和增长速度等因素，将这一周期更新为18个月。摩尔定律的更准确表述是：在价格不变的情况下，集成电路上可容纳的元件数量每18至24个月增加一倍，性能也将提升一倍。在过去的40多年中，微处理器上集成的晶体管数量与摩尔定律的预测相符。集成电路制造技术是人类科技史上发展最快的技术之一，其性价比在过去40年内提高了6个数量级。在半导体行业，摩尔定律被广泛用于指导长期的科研与发展计划。微处理器的价格、存储器容量、传感器以及数码相机的像素等方面的进步，都与摩尔定律密切相关。
通常有三种方法可以提升集成电路的性能：缩小单个晶体管的特征尺寸、增大芯片的尺寸以及优化电路结构。考虑到电子设备小型化的趋势，缩小单个晶体管的特征尺寸成为集成电路发展的主要途径。晶体管尺寸的减小不仅可以降低功耗，还能提高集成电路的响应速度，并增加单位面积内的晶体管数量。最小特征尺寸（smallest feature size）也被称为关键线条（critical dimension，CD），或称为节点（node）。
目前，半导体制造行业仍在不断挑战摩尔定律的极限。以台积电、英特尔和三星为代表的芯片制造巨头中，台积电走在了最前沿。台积电占据了全球晶圆代工市场超过一半的份额，稳居第一。其3nm制程已实现量产，2nm制程正在研发中，而1nm制程的研发也已提上日程。相比之下，老牌巨头英特尔在制程突破上进展缓慢，甚至寻求台积电代工，以争取在高端芯片市场中获得一席之地。
摩尔定律是一种基于数据统计的推测，而非自然或物理法则。为了维持摩尔定律的有效性，每年所需的研发投资将以指数形式增长，这被称为摩尔第二定律。此外，由于特征尺寸接近物理极限，技术节点的进展将难以按照摩尔定律的预期速度进行。业界提出了两条发展路径：More Moore和More than Moore。前者是遵循摩尔定律，专注于晶体管的持续缩小，以提升性能并降低功耗；后者则是通过电路设计、系统算法优化或封装技术等手段，拓展摩尔定律的应用，以提高芯片性能。集成电路的制造包括近800道物理、化学工序，主要有5个制造阶段：晶圆（Wafer）的制备、芯片制造、芯片检测、芯片封装和验收测试。其中半导体芯片生产主要涉及IC设计、IC制造、IC封测三大环节。核心IC制造环节是将芯片电路图从掩膜转移至硅片上，并实现对应功能的过程，包括光刻、刻蚀、离子注入、薄膜沉积、化学机械研磨等步骤。芯片制造过程中，光刻（Lithography）技术是必不可少的。光刻是一种利用光敏聚合物（光刻胶）进行的照相制版技术，其主要目的是将完整的集成电路图案刻印在晶圆上。 “Lithography”一词源自希腊语中的“lithos”（石头）和“graphia”（书写），因此“光刻”的字面意思可以理解为“在石头上书写”。在芯片制造的过程中，集成电路的信息被记录在光刻胶上。
光刻的成本大约占整个芯片制造成本的三分之一，而其所需时间则占整个芯片工艺的40%至60%。因此，光刻被认为是大规模集成电路制造中最复杂、最昂贵且至关重要的工艺之一。
通常，光刻工艺包括八个主要步骤：气相成底膜、旋转涂胶、软烘、对准曝光、后烘、显影、坚膜烘焙和检测。
![]()
光刻工序的主要步骤如下：前处理：对晶圆衬底的清洗通常用丙酮(Acetone)清除污迹，再用酒精处理掉丙酮，最后用去离子水(DI water)清洗干净，用氮气吹干样品。对准曝光：将掩膜的图案投影到光刻胶上。有时需要对同一基底进行多次曝光，这要求每次对准的位置十分精准，才能使得多次光刻不会互相影响。后烘：目的是减少驻波效应，并使光刻胶的曝光部分易于溶解于显影液（正光刻胶）。显影：显影是为了去除掉变性的光刻胶，以形成同掩膜板一样的样品表面。硬烘（Hard Baking）：有四个目的，其一是完全蒸发掉光刻胶里面的溶剂，以免污染后续的离子注入环境；其二是坚膜，以提高光刻胶在离子注入或刻蚀中保护其下晶圆片的能力；其三是进一步增强光刻胶与硅片表面之间的黏附性；其四是进一步减少驻波效应。刻蚀掺杂：利用曝光后的样品模式，刻蚀后可形成需要的样品，该过程也称为图形转移（Pattern transfer）。去胶：将残余光刻胶清洗干净，之后同样需要烘烤，以形成坚固的成品。通常，要经过25至40次的反复曝光和刻蚀，才能将一个包含数百万个晶体管及相应导线的集成电路图案复制到晶圆上。集成电路发展至今，电路集成度提高了6个数量级，主要归功于光刻技术的进步。随着器件和电路特征尺寸的不断缩小，光刻工艺已成为微电子技术进一步发展的主要瓶颈。光刻技术之所以重要，因为光刻工艺决定了晶体管尺寸的大小！晶体管是芯片的基本单元，一片硅片由数千、数万或数亿的晶体管组成。如上图所示，当在晶体管的栅区与衬底之间施加电压时，电流能够从源区流向漏区，从而形成电信号。源区与漏区之间的两个N—阱的距离即为导电沟道的长度，这个长度也代表了晶体管的尺寸，即线宽，通常被称为芯片制程。由于晶体管中的电子通常以饱和速度运行，因此信息传递的速度主要由导电沟道的长度决定。导电沟道越短，信号传递的速度就越快，单位时间内芯片能够处理的信息量也就越大；同时，单位面积内的晶体管数量也会增加，从而降低成本。
因此，晶体管的线宽越小，意味着芯片的性能越优越，这也反映了芯片制程在技术上逐步减小的需求。而光刻工艺则是决定晶体管尺寸及制程技术节点进步的关键因素。
光刻技术本质上是集成电路芯片制造中的图形转移技术。该过程包括将设计图纸上的图形转移到掩膜基板上，然后将掩膜上的图形转移到涂有光刻胶的晶圆表面，最后将晶圆表面的光刻胶图形转移到芯片上。整个图形转移过程涉及多种类型的光刻机。根据工作原理的不同，光刻机可以分为掩膜光刻和无掩膜光刻两大类。掩膜光刻又可细分为接触式光刻机、接近式光刻机和投影式光刻机；而无掩膜光刻则包括激光直写光刻机和纳米压印光刻机等。具体分类如图所示。
根据曝光时掩膜版与衬底间的位置关系，掩膜光刻可分为接触式、接近式和投影式光刻。其中，在投影式光刻中，根据曝光过程中掩膜和晶圆的移动方式，可进一步细分为扫描投影光刻机、步进重复光刻机和步进扫描式光刻机。当前中高端光刻机市场，仍然以阿斯麦（ASML）为行业龙头，其市占率高达七成以上。与之相比，尼康虽然在同级别产品中具有很大的价格优势，但业内口碑一般，其全球市场份额也仅为一成，捉襟见肘。近年来，阿斯麦与其三大股东——英特尔、三星、台积电结成利益共同体，致力于不断挑战并实现摩尔定律。值得注意的是，阿斯麦非常注重对研发的投入，即使在亏损时期也没有降低研发成本，因此从根本上保证了其前瞻性和延续性。投影光刻机主要由光源、照明系统、掩膜台、投影光刻物镜和晶圆控制系统组成，如图所示。(1)光源：光源系统是光刻设备的核心组成部分，其波长直接影响工艺能力。光刻机的技术进步主要体现在波长的不断缩短上。光源为光刻机提供稳定的频率和能量，其功率大小直接决定了光刻机的生产能力。Cymer是光刻机光源的重要供应商之一，已推出多款产品，包括氟化氪（KrF）光源、氟化氩（ArF）光源以及极紫外光源。光源波长越短，晶体管的线宽就越小，从而提升芯片的性能。光源发出的光束经过照明系统后，穿过掩膜版，再由投影物镜系统将掩膜版上的电路图形精确复制到硅片表面。(2)照明系统：照明系统作为光刻机的核心部件之一，其作用是将光源发出的光束进行整形匀化后照明掩膜面，再由投影物镜系统将掩膜面上的图形复制到硅片表面。照明系统光路：光源经过扩束准直与传输后进入光瞳整形单元，然后再经过照明匀化单元来实现特定分布的照明光场。扫描狭缝用来确定曝光视场尺寸和中心位置，控制曝光剂量，并与掩膜台和硅片台完成同步扫描曝光。中继镜组位于扫描狭缝与掩膜版之间，负责将扫描狭缝上的照明光场中继成像到掩膜面上。(3)掩膜台：即光刻物镜的物面，是放置掩膜板的地方，其能进行多自由度调整，并且在步进-扫描（Step and Scan）曝光模式中，与晶圆台配合实现掩模板与晶圆的极高精度的同步步进和扫描。(4)投影光刻物镜：是光刻机的核心部件，将掩膜图案无失真地投影在晶圆上，其成像质量的指标极其苛刻，通常要求波像差与畸变都要在1nm左右。光刻机的分辨率R与光源波长λ和NA的关系可表示为公式。在这个公式中，k1代表工艺因子。随着集成电路特征尺寸的逐渐减小，光刻机的分辨率也在不断提升，投影光刻物镜正朝着更大数值孔径（NA）和更短波长的方向发展。值得一提的是，越高端的光刻机所面临的光学问题越为复杂，只有深入研究光学，才能有效提升设备的整体性能。光线作为一种电磁波，具有波粒二象性。。光线在传播过程中有相互影响，可能相互加强，也可能相互减弱：光学镜片投影过程中存在因透镜结构、光线波长等因素造成的球差、彗差、散焦、场曲、色差等问题。随着光刻机的数值孔径增大，分辨率下降，为了能刻蚀尽可能精细的线条，在物镜实际工作过程中，全视场的波前像差均方根至少要小于0.07λ，像面弯曲要求小于几十纳米，畸变也不能超过几纳米。基于不同的像差、色差等问题，光刻工艺对投影物镜的制作提出更高的要求。由于单片投影物镜存在球差和色差等问题，因此在实际应用中，需要通过组合投影物镜来进行修正。随着数值孔径的增大，分辨率达到了衍射极限，因此对像差的精确度要求也随之提高。这包括对环境控制、冷镜头和热镜头的像差补偿，以及镜头表面平整度等方面的严格要求。下图展示了Zeiss公司在193nm光刻物镜方面的发展历程。其数值孔径（NA）从早期的StarlithTM900型号的0.63提升至StarlithTM1900i型号的1.35，分辨率则从130nm提高至45nm。为了实现更高的NA，自StarlithTM1100型号起，Zeiss开始引入非球面透镜，而从StarlithTM1700i型号开始，采用了像方浸液式和折反射式的光学结构。Nikon和Zeiss两家公司在投影光刻物镜的发展过程中，物镜的结构经历了几种主要形式：折射式、折射式加非球面元件、折射式加非球面元件及像方浸液、以及折反式加非球面元件及像方浸液。折射式物镜的数值孔径（NA）极限约为0.75，加入非球面元件后可提升至约0.9。如果希望在193nm波段进一步提高NA，则需要采用浸没式结构，即将像面浸入去离子水中。浸没折射式物镜的NA可达到1.0以上，而浸没折反射式物镜的NA则可达到1.35。为了更精确地调控光刻物镜的波前，ASML公司开发了FlexWave系统，如图所示。该系统包含一个位于光瞳面的光学元件，其表面布置了一系列独立的导电和电阻结构。这些微小结构不会遮挡或散射光束，从而不影响物镜的成像质量。通过调节这些结构的电流，可以对光学元件的特定区域进行加热，形成可控的温度分布，以补偿像差。在FlexWave系统运行时，需要对光学元件进行并行降温，以确保其温度分布保持平稳和恒定，同时避免热量对周围光学元件造成干扰。
(5)晶圆控制系统：晶圆控制系统在光刻机曝光过程中对晶圆进行装载、对准、 步进、扫描、和卸载，是极其精密的机械系统。光刻机的复杂性可谓是人类科技的巅峰之作。一方面，光刻机的制造是一个涉及多个学科的极其复杂的工程，其研发过程汇聚了全球顶尖的工程师和科学家的智慧，涵盖了精密光学、运动学、高精度微环境控制、算法、微电子以及高精度测控等多个领域。另一方面，光刻机构成了一个完整的纳米工业体系，要实现纳米级精度的芯片生产，必须依赖其背后的光源系统、光学镜头系统、精密运动与环境控制系统、测量系统、聚焦系统和对准系统等各个模块都达到纳米级的精度，并且这些模块需要高度集成与协同运作。每一个子系统的技术迭代都蕴含了该领域最前沿的高端技术。毫不夸张地说，光刻机是人类工业文明的巅峰之作，是现代工业体系中璀璨的明珠。来源：中国科促会半导体产业发展分会
![]()
【免责声明】文章为作者独立观点，不代表汽车半导体立场。如因作品内容、版权等存在问题，请于本文刊发30日内联系汽车半导体进行删除或洽谈版权使用事宜。
