插播：10月17日，吉利、英搏尔、盛弘股份、中汽研、优优绿能、三安、士兰微、博世、芯聚能、泰克科技、澈芯科技、普雷赛斯、国电投核力创芯、元山电子、福英达、晟鼎精密等邀您参加深圳“新型功率半导体大会”，详情请点击文末【阅读原文】。
在第2期中，我们介绍了Denso的HTCVD长晶法（链接），尽管他们实现了超快的SiC长晶速度，但是所采用的PVT法SiC籽晶缺陷密度依旧过高。为此，他们还在同步解决SiC籽晶缺陷问题——已经将TSD缺陷密度降低至1.3个/cm²。
首先，我们来看看碳化硅晶锭和衬底中常见的缺陷类型。
这些缺陷通常是在碳化硅晶体生长过程中产生的，而不同的长晶技术的缺陷密度各不相同，我们再来对比一下PVT、HTCVD和液相法的各自缺陷密度情况。
根据日本东京大学2019年发布的论文，相较于PVT法，HTCVD生长的SiC晶锭BPD位错可以大幅减少，但是TSD和TED位错仍然没有改善，这会影响后续SiC芯片的可靠性和良品率。
不同SiC长晶法的位错密度对比 数据来源：日本东京大学（2019）
为了降低4H-SiC晶锭中的位错密度，Denso开发出了“重复a面生长法（RAF）”，以获得高质量的SiC籽晶，然后再结合HTCVD进行批量化生产，早在2004年他们就将该技术发表在Nature期刊上。
Denso的RAF和HTCVD碳化硅技术和芯片良率对比
要明白Denso的RAF籽晶生长技术原理，首先需要了解4H-SiC晶锭的晶面，“行家说三代半”给大家科普一下：
4H-SiC主要有4个晶面，其中，{0001}面被定义为Si（硅）面，{001`1}为C（碳）面，{1`100}为m面，{11`20}为a面。
加入碳化硅大佬群，请加微信：hangjiashuo999
目前，几乎所有商用4H-SiC晶锭都是在C面上进行生长的，但是Denso认为这是4H-SiC单晶存在大量缺陷的原因。
他们发现，SiC单晶中的缺陷是垂直于C面方向的，而a面方向的缺陷会少很多，基于这个发现，他们想到可以提取a面上SiC晶片作为籽晶，这样就可以降低缺陷密度。
RAF技术的工艺流程是这样的：
● 第一步：采用传统PVT法生长的SiC籽晶，进行C面的生长；
● 第二步：在获得的SiC晶锭中，沿着a面切出低缺陷密度的SiC衬底；
● 第三步：在a面SiC衬底上，沿着a面进行生长；
● 第四步：重复前面2个步骤，直到获得非常低缺陷密度的SiC衬底；
● 最后，在低缺陷a面SiC衬底上，进行C面生长得到SiC晶锭。
电装的重复A面SiC籽晶技术示意图 来源：行家说Research
虽然这个技术工艺流程非常复杂（要重复7次左右），但是使用RAF法制备的SiC单晶，其位错密度比普通PVT晶体要低1～2个数量级，TSD缺陷密度可以从原来的1000-10000个/cm²下降至1.3个/cm²。
C面和A面SiC籽晶缺陷情况 来源：Denso
对于这项技术，大家怎么看，欢迎给我们留言。
接下来，我们还将推出第4期内容，起底Denso的超高速SiC外延生长技术，请关注并锁定我们的公众号。
转发，点赞，在看，安排一下
