被访嘉宾来自求是缘半导体联盟会员单位：杭州行芯科技有限公司创始人贺青博士。贺青本科毕业于浙江大学竺可桢学院，博士毕业于美国普渡大学。贺青先后就职于Broadcom、Oracle等公司。贺青曾获Intel资助，在先进工艺EDA前沿技术上获得开创性突破。贺青既拥有扎实的数学、EDA等理论基础，也深谙芯片设计和制造协同之道。创业6年来，行芯团队、产品线已经初具规模并成功进入多个头部半导体客户的供应链。欢迎您与我们一起听贺青分享他对EDA产业的见解、行芯团队的创业故事。
求是缘：您可否给我们先科普一下EDA工具软件的概念、EDA工具软件的源起？贺青：EDA（Electronic Design Automation）本质是一种工具软件，目的是让芯片设计变得自动化。EDA一词最早源于1960’s~1970’s，作为一个自动化的工具软件被引入到芯片设计环节。在早期只有几个～几十个晶体管的时候，工程师还能在画纸（板）完成晶体管的摆布设计。但基于摩尔定律的演进，晶体管的密度增加，设计任务的复杂度也随之增加。为了配合摩尔定律的演进，为了支持更大规模的设计，为了让复杂的系统更便于集成到一起，芯片设计必须依赖更有效率的工具，计算机恰如其时地被引入并基于其开发软件系统，这就是Design Automation的起点。说白了就是人类需要提升生产力来匹配摩尔定律的发展。经过几十年的迭代，EDA已不仅仅是一个简单自动化工具软件。综合来看，是基于软件的方法学＋计算机的能力＋对规模数据的理解力＋数学的优化理论，使得EDA的算法能够胜任芯片设计的全部工作，由算法理念来驱动产业发展。EDA的工作模式更像是Chat GPT，User（设计工程师）将SPEC（指标规格）开给EDA→EDA给出相应的答案→User再来判断EDA给出的答案是否符合要求→如符合则选用，移交至下一个环节，如不符合再进行修正。芯片的设计类似制造流水线，而EDA更像是一个串通流程的工具。人＋机器都需要Pipeline相对应起来，完成一道工序后再移交到下一个工序。求是缘：随着集成电路工艺的进一步微缩，集成电路工艺偏差越来越严重，同时也面临可制造性和可靠性的挑战。作为工具软件，EDA在芯片设计→芯片制造全流程中扮演怎样的角色？发挥怎样的作用？贺青：工艺的偏差为何会越来越严重呢？晶体管的线宽工艺越来越小，但我们对误差的容忍、可靠性要求越来越高，因此芯片设计和芯片制造所面对的挑战越来越大，在芯片设计环节很难收敛。如何在极其微观的面积内摆下上百万个晶体管?设计不下去。以前在大线宽工艺时，Fabless和Fab是各做各的为主；但是越往先进制程工艺走，二者就必须得紧密结合起来。在芯片设计的时候必须要清楚地知道后面的芯片制造时是否会出现偏差。
此时，EDA的重要价值就体现出来。EDA既能让设计者在芯片设计的时候就知道芯片制造的事儿，又能在芯片制造的时候知道芯片设计的事。EDA在支撑芯片设计制造流程中主要发挥两大作用：数据的传递、给出决策意见。我们首先来看EDA如何发挥第一个作用：数据传递。设计侧的Fabless需要将设计本身内容的数据、不同环节的数据通过“数据库”的方式呈现出来，供给后续不同的设计环节使用；作为制造侧，Fab也希望在芯片设计时候能提前知道后续芯片制造的工艺如何实现。PDK （Process Design Key设计套件）来源于Fab，PDK数据库本身所承载的是晶圆厂所对应的工艺在当下水平的描述。PDK是Fab对于某一代工艺的抽象化，进行建模形成数据库。PDK数据库的产生过程需要依赖于EDA工具来实现，将Fab的Silicon Data转换成PDK数据。抽象化之后的PDK数据会由Fab提供给Fabless使用。Fabless拿到PDK数据后还需要使用EDA工具解析PDK数据，让设计工程师据此了解Fab的工艺水平如何。设计工程师则需要在芯片设计时基于Fab的PDK要求来进行相应的调整，再把要求输入到EDA工具软件，然后EDA发挥其第二个作用：给出决策意见。随着设计制造过程中的数据量越来越大，EDA所面对的挑战亦越来越大。因此EDA的两大作用数据传递和决策结合得越来越紧密。 对于新建的Fab厂而言，建新厂先需要经过三个步骤：1.厂房建设、设备Move in→2.把机台产线拉通、调试、试产，让产线转起来→3.将流水线的数据形成PDK 数据,传递给设计团队设计芯片进行流片。以上三个环节走完，Fab才算真正地走完了第一步，完成0→1的起步阶段。但对于所有Fab而言，都必须要首先面对、搞定PDK问题。不存在哪家Fab不先搭建PDK团队，不先建立PDK数据库，不先拉出自身工艺所匹配的工艺PDK，就能跟Fabless合作。Fab更常见的打磨PDK的方式是基于某个现成的工艺节点、工艺方式进行组建和优化。Fab内部先参考成熟的PDK，再来结合自身的产线进行打补丁修正，直至最终形成适配自身产线工艺的PDK数据库。作为EDA厂商，我们在Fab建厂之初就会参与到Fab PDK的建设工作中来。真正和产线适配的PDK数据库一定是由EDA团队为Fab客户深度定制打磨而成。以行业内EDA厂商+先进Fab的合作案例来看，EDA厂商会派设数百位EDA工程师进驻Fab，联合Fab内的 PDK团队一起打磨下一代的PDK。求是缘：回顾中国EDA产业走过的40多年历程，可谓曲折迂回、进展缓慢。您认为制约我国EDA产业兴起的因素有哪些？贺青：制约我国EDA产业兴起的因素，针对这个问题，三个字就可以回答：没人用。每个行业都有自己的工具，工具就是被拿来用的，工具想要变得好，最关键就是要有人用。就像榔头，如果长期挂在墙上不用就会生锈。如果一直被使用，则会被摩擦得油光水亮。EDA工具软件是一个跨学科的综合：软件架构+数学方法+材料学+物理模型。在理工科领域，华人是很厉害的；直至现在，全球EDA产业的半壁江山还是由华人打造起来。那为何我国的EDA产业跌宕起伏曲折缓慢呢？我们再来回顾一下EDA的产业发展历程。1970’s~1980’s，EDA产业早期，国内外EDA友商都处在同一起跑线。构建数学理论模型、写代码，完成EDA工具从0→1的起步阶段，做出了第一代EDA工具。但1970’s~1980’s集成电路的辉煌主要集中于美国，主要用EDA工具的人在美国，因此美国的EDA企业成长得就更快。彼时，美国政府意识到EDA工具是制约生产力、管控生产力的好方法，巴统禁令由此形成对我国的第一次EDA禁用。因此1990’s，国内组织力量集中攻关终于做出了EDA“熊猫系统”。而1994年巴统禁令取消，海外技术成熟的EDA工具快速收割国内市场份额。我们起步那么早、那么好的“熊猫系统”又变成一个榔头被挂在墙上，无人问津，非常可惜。第一阶段，1994-2008年，国产遇冷。国内EDA产业几乎处于停滞状态，当年的EDA人才大部分是流失到国外，还有小部分人继续在国内EDA产业默默地坚守。第二阶段：2008-2017年，EDA再战，重启萌芽。我很钦佩产业前辈们能在产业土壤极其贫乏的年代，心怀梦想，默默地坚守，就如星星之火，为我们的EDA产业保留了珍贵的小火苗。第三阶段：2018年至今，卡脖子下的百花齐放。软件断供背景下，国内EDA创业团队如雨后春笋般冒出来，海外EDA华人们也看到了国内EDA创业机会，意识到自身的用武之地终于来临，纷纷加入EDA产业创业。![]()
（图为2018年贺青在杭州参加创业项目路演）2023年又是一个分水岭，创业公司新创骤然减少。经过这几年的创业，大家已逐渐看清楚：国内EDA产业并不是“遍地有黄金”。首先，从源头供给方面来看。EDA产品并不好做，不是纯靠人力+砸钱就能堆出来。其次，从市场上来看，所谓卡脖子EDA在实际操作层面又有灵活的出路，因此导致国内的客户又不积极地使用国产EDA。我们很多EDA创业团队好不容易做出了EDA工具，但在寻找客户时发现一个尴尬的问题：没人用。再次复现当年“熊猫系统”所遭遇的局面。2023年是寒冬来临，2024年寒冬更甚。今年很多EDA公司在裁员、部分EDA公司已经进入到事实上的停工停产状态，接下来情况会更严峻。在严峻的环境下，行业将更加分化，头部效应加剧，少部分跑出来的EDA企业会在严冬下活得更有质量。求是缘：AI（人工智能）技术给集成电路芯片的设计、制造多个环节带来优化和新机遇。可否请您从EDA工具软件的视角，给我们介绍一下AI是如何赋能EDA工具，助力效率提升？贺青：早在回国创业之前，我已经开始重点研究AI技术。自2018年行芯成立之初，我作为公司开发团队第一人，坚持引入AI技术加入到我们的工具软件产品开发中。这两年我们又牵头承担工信部的EDA重大项目，一路经历下来，我对于AI技术感触颇深。我们明确地看到AI技术给芯片设计端、制造端带来的机遇是巨大的。一方面是芯片设计和制造过程中的数据量巨大，给AI演进提供了沃土（大量的数据）。另一方面，AI大模型技术自身的演进速度惊人。大家很期待新型的AI技术对半导体场景如何发挥作用，如何落地？AI技术落地之前存在诸多挑战。其中，最重要的挑战之一：半导体行业的数据是封闭的。原来的数据归各自所有，在自身的封闭体系内打磨迭代。数据的隔离隔绝会制约生产力的发展，一旦打通之后，会形成势不可挡的力。因此，半导体行业引入AI工具的前提是：如何打通数据关卡。未来，AI技术在半导体产业的应用还有很长的路要走，有很高的价值要去实现。摩尔定律走到今天，物理能够“压榨”的空间已经不大。如何在基础生产力（物理性能的停滞）已经受制约的情况下，去满足社会信息化所产生的庞大的数据传输需求？怎样焕发第二春呢？EDA软件技术能够提高生产力，而AI又能大幅提振软件技术的生产力。基于此，无论是我们行芯，还是产业界都是持相同的观点，但尚未形成统一的问题解决思路。AI技术在某些领域刚开始应用落地，如果想在半导体领域真正落地，还需要AI技术自身继续迭代。现在的AI技术应用首先落地于AGI、图像、视频等视觉领域相关，而这些领域相对而言对精度的要求低、对瑕疵的容忍度略高。但在半导体领域，对于瑕疵的容忍度更低、对精度的要求极高。AI目前还是辅助角色，当下的AI辅助角色已经助力EDA来进行辅助的决策，辅助地提升了效率和生产力。至于AI何时才能真正在EDA、半导体领域扮演核心角色，还需要学术界+产业界共同努力推动方能实现。对于EDA创业团队而言，行芯之所以能快速发展，除了自身团队能力底色之外；更重要的原因是行芯在合适的时机有幸进入头部客户供应链，我们成为数据链中的重要载体，深度参与和产业生态伙伴一起构建了数据的通道，让上下游的生态数据协同起来提升生产力。这两年牵头完成承担国家专项任务，我们发现AI技术当下已经能够针对某些特定场景提升效率，优化出一些传统模型做不出来的结果。接下来，我们也希望能秉持信任和开放的理念，接入更多的生态伙伴，进一步将产业界的数据链路打通扩大化。求是缘：您可否详细为我们介绍行芯的拳头产品--Signoff平台系列的解决方案，覆盖芯片设计、制造过程中的哪些点位、解决哪些问题？贺青：Signoff含义是签名，来源于欧美所倡导的个人签字背后的信用文化，来自于欧美国家的信用制度的建设，也就是我们中国人所说的“签字画押”。Signoff在芯片设计流程中起到确认、签字、背书的角色，因此它非常之重要。它处于芯片设计的最后一个环节，Signoff之后代表确认前面芯片设计环节没有问题；它也是制造流程的第一个环节，只有被Signoff的设计数据，才会被Fab制造执行。我们沿着芯片设计制造流程来了解EDA的５大版块：数字前端、数字后端、模拟设计、Signoff签核EDA和制造EDA.不管是什么芯片：数字、模拟、射频，我们都需要覆盖到位，都需要经过Signoff签核环节才能进入制造流程。因此，作为Signoff工具团队，我们既要了解所有的芯片设计，懂所有的芯片设计标准；我们又要跟后道晶圆制造的每一代工艺去适配，跟Fab机台的PIE流程去适配；我们要确保硅精度和硅数据完全吻合。Signoff签核的难度体现在“既难又全”。但我认为这也是最有价值所在，它链接了设计和制造两端。因此在EDA产业发展历程中，Signoff一直被放在最重要的环节。这个环节的工具一旦稳定下来，几乎不会被更换。而我们行芯也是恰好抓住宝贵的产业机遇，才有机会逐步构建起Signoff的产品线和解决方案。Signoff的完整产品解决方案是和Signoff所面对的物理标准逐一扣上的。当我们去看芯片的物理设计的哪些需要签字，则在Signoff工具链上有相应的工具与其一一匹配。首先是RC(即电容、电阻)参数提取。电阻、电容是构建了芯片的基础元器件，就像盖一座大楼所需的水泥、砖头，水泥砖头好不好决定了大楼能否被建起来。Signoff第一个工作就是把芯片里面的电阻电容给签核掉。然后才会考虑时序、功耗、电迁移、电压降、热、应力等问题，整个物理场景问题的确认构建起Signoff的签核全流程。芯片时序分析工具对芯片的Signoff阶段所有Parts上的时序进行计算，评判其是否符合设计规则（物理要素标准）。若不符合设计规则，则需要重新再回到设计环节调整，然后再进行Signoff签核，完成签核后才能进入下一个环节。在Signoff的细分赛道，每一个单点的竞品比较少，每个单点位置只有一家友商。但每个单点的友商都堪比珠穆朗玛峰，难以超越。要想在此赛道存活，我们不做到99分根本无客户敢用。行芯拥有庞大的工程师研发团队，几乎覆盖所有的芯片设计类型、工艺种类。行芯也是国内唯一把Signoff签核做到产品化的公司。我们既完成了第一步实现了Signoff产品化，又逐步实现Signoff工具全产品体系的构建。我们采用统一的数据架构来完成全面EDA工具软件的构建。我们已量产的大部分工具产品在精度上已达标，流片回来的数据是可行的。当然部分单点产品的效率还需要快速迭代，尚未量产的产品还需要进一步打磨。总体来看，我们的Signoff工具在总体精度和先进友商持平，是“可用”的状态。但从“可用”到“好用”，我们还需要持续迭代，提升工具软件的效率。行芯团队的出现，让20多年尘封不变的Signoff赛道多了一股新鲜力量，让客户多了一个选择。我们的Signoff工具在精度上可用，又能快速地完成效率上的迭代，同时还能针对客户的定制化需求给予相应的解决方案。求是缘：作为国内在签核平台Signoff点工具领域走得最快的EDA团队，行芯未来的产品研发、业务拓展思路将会如何展开？贺青：大部分公司都想规模增长、版图扩大，我们也不例外。但我一直告诉自己和团队，我们必须首先要把Signoff先做好。“做好”包括2层含义：我们不仅要横向跟别人比，我们更要纵向跟自己比。我们的业务发展思路：坚定不移地把Signoff工具产品做好、做精、做亮。我们的核心要务就是努力让我们行芯团队在Signoff赛道做大、做深、做强。如果能顺利上述任务，我们才会考虑未来行芯的第二步，拓展我们的外延。正是因为Signoff是天然桥梁，既要搭配前面的芯片设计流程，又要搭配后面的芯片制造流程。作为Signoff工具软件提供商，我们必然会去了解芯片设计，数字的布局布线、模拟的版图，我们天然地会去关联制造流程的OPC、CMP等工序。所以，我们也在思考：在做好Signoff的前提下，我们是否有能力去辐射用户，联合生态伙伴去打磨更多的解决方案？除了自己EDA产品之外，我们明白软件公司归根结底卖的是服务、卖的是Know-how、卖的是解决方案。我们除了卖软件给客户，我们还要把跟Signoff相关的标准、方案、流程也传递给客户。因此我们必须要在EDA软件基础上再搭建生态服务体系，提升我们的附加值。我们还在思考如何让软件和硬件结合起来。因为Signoff软件非常吃硬件资源，作为软件厂商，我们联合硬件厂商在特定的硬件系统上（如云计算）做优化工作，协同起来形成一套更优异的解决方案。未来，我们客户最终所得到的解决方案可能是软件+硬件整体方案，EDA速度更快、性能更好、更加智能化，且解决了客户的痛点问题。求是缘：在“群雄逐鹿”的EDA战场，您认为支撑行芯团队脱颖而出的核心竞争力是什么？贺青：“群雄逐鹿”是当下EDA产业竞争具象化体现，而且未来竞争会更猛烈，最终整合为少数几家的局面。我们主动拥抱这样的竞争态势，因为部分客户也更倾向EDA供应商能提供“全家桶”式EDA工具库。行芯如何在“群雄逐鹿”中脱颖而出？诙谐地来讲是凭“运气”，运气看上去是偶然因素使然。其实所谓的运气是建立在完成以下四个条件基础之上：看准战略机会，提前布局战略资源，快速完成战略决策，坚定不移地执行战术方案。每家企业都是如此，四个环节缺一不可。虽然听上去有点抽象，但我们去看那些脱颖而出的公司，他们都是识别出合适的战略窗口期之后，提前做好战略资源布局，做好战略规划并做好战略的执行。作为创业团队，很幸运在创业之后刚好赶上了宝贵的国产EDA产业窗口期，我们得以凝结锤炼一支200多人的Signoff团队，这支团队的战斗力就是我们公司发展的基石，是我们的核心竞争力，让我们能够有资格脱颖而出。如何才能持续脱颖而出呢？我们还需要紧密结合头部客户，永远做客户最在乎、增量的、有价值的事情。我们能将来自客户端新的变化、新的要求能快速地内化为我们的能力。头部的客户眼光是“挑剔”的、节奏是快速的。因此我们也要保持我们的节奏感和战斗力一直处于领先，我们团队是80后为主，战斗力满满，All in创业。![]()
总结下来，对内：创始人个体＋创业团队，我们是以80后为主的最具战斗力的创业团队成员。对外：客户＋股东，我们有幸和深度协作的客户群和靠谱的股东并肩同行。我们有最好的场景、最好的团队、最好的客户、最好的股东，对内＋对外的三方力量凝结在一起，构建起了我们行芯的竞争力，让我们能够持续脱颖而出。求是缘：在内卷的EDA产业生态中，前有几大巨头垄断，后有上百家的点工具创业团队在追赶。作为成长期的创业团队，行芯团队当下该怎么活下去？未来怎么活得更好？贺青：“活下去”是一家创业公司永远摆在第一位的大事。如此艰难的大环境下，未来可能还会更严峻。大环境如此，覆巢之下，没有谁能独善其身。因此，作为一家创业团队，我们一定要认真思考：如何活下去？虽然我们在过去几年获得一些资源和认可，但本质上我们还是在走一条荆棘丛生的珠穆朗玛峰赛道，稍不留神、稍一倦怠，滑下去就是万丈深渊。所以我们战战兢兢，时刻保持着活下去的信念，每天都在想怎么活？对内，我们始终保持内部团队的活力、健康度和可持续的战斗力。对外，我们持续向客户提供有价值的服务，获得相应的商业回报来支持内部团队演进。在我们EDA产业，100分的标准一直在变化，因此我们每天都在思考：如何让自己、团队和客户变得更好。商业闭环工作对于EDA产业而言，现实面困难重重。作为创业公司，我们对公司运营、成本控制有敬畏之心。对外，我们要持续去服务那些真正有场景、有价值的核心客户，获得合理的商业回报。作为创业团队，我们要想清楚我们真正的核心客户是谁？在哪里？我们围绕Fabless、Fab、IDM，扩大软件的应用面，拓展客户群体。我们本身占据了关键的赛道位置，无论是往前还是往后都有战略转圜空间。
![]()
求是缘：作为求是缘半导体联盟的浙大校友创业会员单位，您如何看待会员单位与联盟之间的关系？您认为求是缘半导体联盟应该在哪些方面继续优化，便于更好地服务产业会员？贺青：于我而言，作为浙大创业校友会员，加上求是缘半导体联盟的会员身份，我由衷希望成为生态建设的一份子。求是缘半导体联盟源起于浙大校友群体，这是求是缘的根基和内核。如果内核凝结得不牢固，没能充分发挥浙大校友的影响力，外延是做不好的，就会越来越松散。因为内核没有捏实，外面又不断地堆叠，只会越来越松散。希望求是缘半导体联盟能凝聚更多产业资源，并通过丰富的形式和活动为彼此牵线搭桥，穿针引线，促进创业校友间协同合作。也希望求是缘半导体联盟多和浙大校友会、浙江省半导体协会互动，多做一些耦合，持续扩建我们的生态力量。铁榔头不用会生锈，EDA工具没人用，我们的产业必然会落后，而落后必然会“挨打”。回顾我国EDA产业发展历史，基本上就是在2次EDA被禁之间获得短暂发展机遇，个中酸涩滋味令人唏嘘不已，估计资深的产业人亦能共情一二。卡是策略、不卡也是策略，我们的集成电路产业被对方精准拿捏。但我们是否有打破被卡的能力和魄力？我们缺聪明且勤奋的科学家、工程师群体吗？当年“熊猫系统”的快速诞生已经体现了我们工具软件的能力，但后来却因为没人用而被“束之高阁”。当产业人在讨论国产EDA软件落后于人时，其实落后的根源之一是产业用户习以为常的软件使用习惯和理念。EDA产业的兴起不仅需要EDA工具厂商自身发奋图强，先有能力做出可用的EDA工具；更需要仰赖于下游用户的试用→使用→获得迭代，逐渐演进为好用的EDA工具。期待国内产业生态伙伴们能从某一个点位开始，试试国产EDA工具软件。唯有产业上下游力量真正凝聚合力推动，才能有效破除被EDA工具掣肘的困境。
![]()
如果您还未有正式申请加入我们求是缘半导体联盟，也欢迎在线申请。个人会员120元/人/年。单位会员 3000元/单位/年。
会员在线申请：
扫描以下太阳码进入小程序界面“会员”申请↓↓↓
![]()
求是缘半导体联盟是一个跨学科的全球化非营利性组织，以促进半导体产业合作和知识共享为愿景。联盟成立于2015年11月，主要由浙江大学校友发起，同时有其他高校校友参与，总部位于上海。联盟致力于为半导体和相关行业单位提供技术、资金、人才、运营管理、创新创业等方面的交流合作和咨询服务平台，从而助力全球、特别是中国的半导体及相关产业发展。
目前联盟不定期举办线上、线下专题活动，有一周芯闻、名家专栏、招聘专栏、活动报道、人物访谈等多种资讯栏目，同时提供咨询、资源对接、市场拓展等服务。
![]()
![]()
![]()
![]()
