镀膜-原子层沉积技术（ALD）
本文介绍了在半导体微电子领域中作为制造设备出场的原子层沉积ALD技术和应用。
原子层沉积（ALD） 是一种能够从气相沉积各种薄膜材料的技术。原子层沉积在新兴的半导体和能量转换技术方面显示出巨大的前景。 随着器件要求向更小、空间要求更高的结构发展，ALD 因其保形性以及对材料厚度和成分的控制，而显示出优于化学气相沉积 CVD、 和各种物理气相沉积 PVD 技术等替代沉积方法的潜在优势；这些理想的特性，源于原子层沉积工艺的循环性、自饱和性。 1977年，Suntola 和Anton将原子层沉积作为原子层外延 ALE 引入原子层沉积物，用于平板显示器。 随着 ALE 工艺进一步发展，掺入金属和金属氧化物，让许多材料以非外延方式沉积，并改名为原子层沉积（ ALD）。 还应该注意的是，许多 ALD 程序是从各种 CVD 工艺发展而来的。与CVD类似物相比，原子层沉积程序的特点是交替暴露化学前体，以反应形成所需的材料，通常在明显较低的温度下。 ALD 的一般过程如图1所示。它由与底物反应的气态化学前体的连续交替脉冲组成。这些单独的气面反应被称为“半反应”，仅构成材料合成的一部分。在每个半反应过程中，将前驱体脉冲到真空室（<1 Torr）中指定时间，以使前驱体通过自限性过程与底物表面完全反应，该过程在表面留下不超过一个单层。 随后，用惰性载气（通常为 N 2 或Ar）去除任何未反应的前体或反应副产物。接下来是反反应物前驱体脉冲和吹扫，从而产生多达一层所需的材料。 然后循环该过程，直到达到适当的薄膜厚度。通常，ALD工艺在适度温度（<350°C）下进行。生长饱和的温度范围取决于特定的原子层沉积过程，称为“原子层沉积温度窗口”。 由于反应动力学缓慢或前驱体缩合（低温下），以及前驱体的热分解或快速解吸（高温下）等影响，窗口外的温度通常会导致生长速率低下、和非原子层沉积型沉积。为了受益于ALD的诸多优势，需要在每个沉积工艺的指定ALD窗口内运行。 原子层沉积的主要优点都源于沉积过程的顺序、自饱和、气面反应控制。 首先，ALD 沉积薄膜的保形性通常是选择ALD，而不是CVD或溅射等竞争沉积技术的关键因素。 高纵横比和三维结构材料的保形性得益于其自限性特性，该特性将表面反应限制在不超过一层前驱体。如果有足够的前驱体脉冲时间，前驱体可以分散到深沟中，从而与整个表面发生完全反应。随后的循环允许在高纵横比结构上均匀生长，而 CVD 和 PVD 可能分别由于更快的表面反应，和阴影效应而遭受不均匀性的影响。 通过利用逐层沉积，薄膜的厚度可以根据ALD循环次数进行调整。许多原子层沉积薄膜的每周期增长通常小于1 Å/周期，具体取决于各个过程。 图2（a）金纳米颗粒上的原子层沉积膜。比例尺为 100 nm。（b） 保形锗的扫描电镜截面图像 虽然原子层沉积具有许多有前途的特性，但它也受到沉积速率缓慢的影响。 由于脉冲和吹扫前驱体的循环时间较长，并且沉积具有逐层性质，因此大多数原子层沉积速率约为100–300 nm/h 。 该速率很大程度上取决于反应器设计、和基板的纵横比。 随着原子层沉积反应器表面积和体积的增加，脉冲和吹扫所需的时间也会增加。高深宽比基板还需要更长的脉冲和吹扫时间，以允许前驱体气体分散到沟槽和其他三维特征中。 为了克服这一缺点，空间原子层沉积已成为一种很有前途的技术，可以显著提高通量 。 空间原子层沉积的工作原理是取消传统的脉冲/吹扫室，取而代之的是空间分辨探头，该探头根据位置将基板暴露于特定的气体前体。 在之前的研究中，ALD已经用于生长多种材料。这些材料包括晶相和非晶相的金属、绝缘体和半导体。迄今为止，ALD生长材料最常见的类型是氧化物、氮化物、硫化物和纯元素。尽管具有更复杂的原子层沉积工艺，但具有三种或更多元素的化合物，也因其理想的材料特性而引起了人们的广泛兴趣。 金属反应物主要有两类：无机物，如元素和金属卤化物，以及金属有机物，如烷基、环戊二烯基、醇盐、β-二酮酸盐、酰胺、甲硅烷基和酰胺酸盐。 微电子行业是原子层沉积的最大采用者之一。即使在 1990 年代后期，三星也在尝试使用 ALD 来改善 DRAM 存储器中的存储电容器 。 在目前的晶体管制造中，研究和开发依赖于使用原子层沉积来沉积无针孔的保形薄膜，这些薄膜具有良好的厚度控制和高介电常数 。 随着工业界过渡到在微电子设备中的晶体管栅极堆栈中使用高介电常数电介质，原子层沉积变得越来越重要。 高k栅极氧化物需要在Si上高度均匀且无针孔，以防止通过栅极氧化物的泄漏电流。 为了解决氧化物厚度减少的挑战，英特尔于2007年将ALD引入其大规模生产线 。 这是他们能够从 65 nm 节点技术发展到 45 nm 节点技术的关键原因，而不会产生功耗明显更高的晶体管。 英特尔使用的氧化层由一堆层组成：一个用于电钝化 Si 表面的 SiON 界面层，一个高 k HfO 2 的氧化层，以及与栅极金属功函数相匹配的封端层 。 不久之后，半导体行业的其他主要参与者也纷纷效仿，开始使用原子层沉积沉积高介电偶进行生产。 随着器件的不断缩小，部分原因是 ALD 栅极氧化物降低了等效栅极氧化层厚度，对块状硅晶体的新限制，迫使该行业寻找其他更激进的替代品来替代传统晶体管概念。 在最新技术 22 纳米节点中，英特尔将一种称为三栅极的结构引入生产，它是鳍场效应晶体管 FinFET 结构的变体。 这种新结构没有使用传统的平面通道， 如图3 所示，其中只有Si块体晶体的顶部是倒置的，而是具有从块状晶体中伸出的鳍状硅板。 在这种结构的设计中，从表面突出的高纵横比翅片需要覆盖具有良好成分和厚度均匀性且无针孔的浇口氧化物，这是为 ALD 量身定制的任务。 一种想法是使用共形 ALD 栅极氧化物，继续沿着 FinFET 轨道，并通过在第四侧稍微削弱栅极来进一步包围栅极，从而形成一个 omega 栅极，如图 所示。 另一种版本是覆盖鳍片，甚至低于块状晶体表面水平，形成如图所示的π门。 最终的设计是使用半导体导线或管子，并将其完全包围在栅极中，如图3所示。 最后，为了降低功耗和提高器件速度，研究人员需要分别增加NMOS和p沟道MOSFET（PMOS）晶体管沟道内的电子和空穴迁移率。 因此，人们很自然地将目光投向电子或空穴迁移率更高的替代半导体。 展望未来，原子层沉积有望成为新兴电子领域应用的重要技术。在这些电子产品中，使用片状、管状或线状结构（如石墨烯、WSe）的新型低维半导体、碳纳米管、和半导体纳米线，需要保形的高k栅极氧化层涂层，该涂层不会显著破坏独特的低维材料特性。 随着新设计和材料的不断扩大和采用，原子层沉积可能会成为未来微电子行业更加重要的工具。 参考文献: [1] S.M. George - Chem. Rev., 110 (1) (2009), pp. 111-131 [2] M. Knez, K. Nielsch, L. Niinistö - Adv. Mater., 19 (21) (2007), pp. 3425-3438 [3] M. Leskelä, M. Ritala - Angew. Chem. Int. Ed., 42 (45) (2003), pp. 5548-5554 [4] R.L. Puurunen - J. Appl. Phys., 97 (12) (2005) 121301-121301-52 [5] V. Miikkulainen, et al. - J. Appl. Phys., 113 (2) (2013) 021301-1–021301-101 [6] H. Kim - J. Vac. Sci. Technol. B: Microelectron. Nanometer - Struct., 21 (6) (2003), pp. 2231-2261 [7] M. Leskelä, M. Ritala - Thin Solid Films, 409 (1) (2002), pp. 138-146 [8] J.A. An Delft, D. Garcia-Alonso, W.M.M. Kessels - Semicond. Sci. Technol., 27 (7) (2012), p. 074002 [9] T.J. Knisley, L.C. Kalutarage, C.H. Winter - Coord. Chem. Rev., 257 (23–24) (2013), pp. 3222-3231 [10] J.R. Bakke, et al. - Nanoscale, 3 (9) (2011), pp. 3482-3508
END
转载内容仅代表作者观点
不代表中国科学院半导体所立场
编辑：柚子露
责编：六块钱的鱼
投稿邮箱：weixin@semi.ac.cn
