半导体制造业巨头台积电（TSMC）在尖端制程技术领域再次迈出重要一步，启动了下一代 2 纳米（N2）工艺试生产线的建设。这项举措标志着全球半导体制造技术的一个新里程碑，并预示着台积电计划在 2026 年底前达到每月生产 13 万片晶圆的大规模生产能力。
逐步实现大规模生产
根据国外媒体 MoneyDJ 引用的供应链信息显示，台积电已规划从 2025 年第一季度开始，在位于新竹科学园区内的宝山工厂（Fab 20），针对 2 纳米工艺建立初期试验生产线。
初期阶段，该生产线将设定为每月 3,000 至 3,500 片的产能，以确保生产工艺的确立与优化。随着技术的成熟和需求的增长，台积电预计在接下来的两年内逐步提升其月产能，直至 2026 年底或 2027 年初实现全面的大规模生产。
新竹与高雄双基地同步扩展
为了支持这一目标，台积电将在其两个主要生产基地：新竹和高雄同时进行扩产工作。其中，新竹宝山工厂将在 2025 年第四季度前将其月产能提升到 2 万至 2.5 万片；而高雄工厂则分为两个阶段推进，P1（第一工厂）将于 2025 年第二季度启动小规模试生产，随后 P2（第二工厂）将在 2025 年末至 2026 年初进入运行状态。到 2025 年底，高雄工厂的整体产能预计将达每月 2.5 万至 3 万片，并在 2026 年底至 2027 年第一季度期间进一步扩大至每月 6 万至 6.5 万片。
通过这两个地点的分阶段产能增强，台积电预计在 2025 年底将 2 纳米工艺的总月产能提升至超过 5 万片，并在 2026 年底实现最高每月 12 万至 13 万片的大规模生产能力。
高性能与节能并重
台积电在 IEEE 国际电子器件会议（IEDM）上展示的数据表明，2 纳米工艺相较于前一代 3 纳米工艺实现了显著的进步。它能够在相同的操作电压条件下减少 24% 至 35% 的功耗，或者在保持相同功耗的情况下提高 15%的运算性能。此外，单位面积上的晶体管密度比 3 纳米工艺提升了 1.15 倍，意味着更高的集成度和更紧凑的设计成为可能。
这些技术进步有望带来移动设备电池寿命的重大改善以及数据中心处理器电力效率的大幅提升。特别是苹果公司即将推出的 A20 芯片，将采用 2 纳米工艺与新的 WMCM（多芯片模块）封装技术相结合，以提供更高效的散热性能和更高的性能表现。
领先优势持续巩固
台积电董事长魏哲家表示，2 纳米工艺的需求预期将超越 3 纳米工艺，显示出该工艺所带来的性能和能效改进符合未来计算的需求。实际上，包括苹果、联发科、高通、英特尔、英伟达、AMD 和博通在内的多家行业领导企业都计划采用这一先进技术。
为了更好地服务于这些顶级客户的特定需求，台积电还计划在新竹的宝山工厂设置专门的先进封装设施，作为“专用工厂”特别为苹果的 A20 芯片服务，旨在创造更高附加值的产品。这种垂直整合的方法有可能进一步提升产品的性能和可靠性。
值得注意的是，智能手机用 WMCM 封装技术的引入是台积电应对热管理问题的一种创新解决方案。尽管这项新技术增加了制造复杂性，但业界普遍认为，台积电有能力克服相关技术障碍，继续引领行业发展。
其它相关资源：
