据外媒Tom's Hardware报道，台积电在欧洲开放创新平台（OIP）生态系统论坛上宣布，计划于2026年底量产A16（1.6纳米级）制程的首批芯片。
台积电A16制程采用了独家研发的“超级电轨”（Super Power Rail，SPR）晶片背面供电（BSPDN）技术，该技术旨在实现增强的电源传输及更高的晶体管密度。然而，BSPDN在解决某些挑战的同时，也带来了新的设计难题，因此需要更多的设计工作。
A16制程基于GAAFET架构，与N2系列制程类似，并包含了背面电源轨道，以加强电源传输并提高晶体管密度。与N2P制程相比，A16在相同电压和复杂度下预计可提升8%~10%的性能；在相同频率和晶体管数量下，可降低15%~20%的功耗；同时，芯片密度也将提升1.07~1.10倍。
台积电设计解决方案探索与技术基准部门主管Ken Wang表示，从N2P到A16的逻辑布局转换相当直接，因为两者的单元结构和大部分的布局模式都大致相同。除了保持相同的正面结构外，A16的优点在于继承了N2装置宽度调变的NanoFlex功能，以实现最大的驱动强度。
台积电“超级电轨”技术通过专门的接触点，将背面电源传输网络直接连接至每个晶体管的源极与漏极，从而最大限度地减少了导线长度和电阻，达到了最高效能与电源效率。从生产角度来看，这是实现最复杂的BSPDN设计之一，其复杂度甚至超越了英特尔的Power Via技术。
这一新技术的引入意味着芯片设计人员必须重新设计电源传输网络，并以新的方式进行布线，从而应用新的布局布线策略。此外，由于芯片的热点将位于一组导线下方，散热难度也相应增加，因此必须进行额外的散热缓解设计。
Ken Wang指出，新方法涉及新热感应布线软件、新时钟树结构、不同的IR-Drop分析、不同的电压分布（dissimilar power domains），以及不同的热分析签核等。这些都需要使用新版本的EDA工具和模拟软件。
· END ·
免责声明：文章内容基于多方消息和公开资料整理，发布/转载只作交流分享。如有异议请及时联系，谢谢。
最新推荐阅读：
