Wire Bonding封装Design Rule——2nd Bond焊区尺寸定义

2024-12-16 00:10 陕西

相比1st Bond而言，2nd Bond焊盘尺寸的重要性就降低了好多，本人也是直到封装设计生涯的第二年，才首次遇到需要去纠结2nd Bond焊区尺寸的情况。也就是前面写的计算键合金丝过流能力文章的对应项目(那个电源芯片)，因要过大电流，因此在框架设计时需考虑引脚尺寸以匹配可容纳的金丝数量。

最开始我是打算直接使用封装厂的design rule，但转念想到，以前在各封装厂加工MOSFET器件的时候，遇到的2nd bond鱼尾挤来挤去难以放下的情况数不胜数，因此决定利用个人经验，对该规则进行重新分析。

2nd bond焊位的尺寸大小主要取决于两个方面，焊线数量及鱼尾尺寸；并需考虑框架尺寸公差、设备公差，以及Bonding时是否可能会存劈刀Tip撞击临近线弧的问题。

首先我们借助BPP那篇文章中鱼尾长宽标准，长度不用说了，BPP那篇文章介绍了最佳鱼尾长度为1.5*WD~3.0*WD；而宽度的SPEC.为1.2*WD~3.5*WD，不过按照多年的调试经验来讲，鱼尾的宽度至少要在两倍以上，因此最佳宽度尺寸定义在2.0*WD~3.5*WD为最佳，之所以保留了上限值，是为了为工艺调试留足够的操作空间。

假若是一根线，2nd bond所需的焊线空间如下图所示，Lead所需的最小宽度=W+2*a；Lead所需的最小长度≈L+CD+b+c。其中W和L，上文已经介绍，CD在BPO的那那篇文章中介绍过，剩下的，就只有a、b、c需要去研究了。

其中a、b属于鱼尾预留安全距离，为了防止Bonding时因各种原因引起的焊位偏差导致鱼尾脱离出Lead；c是为了防止劈刀CD圈偏移出Lead导致Bonding时受力不均。影响这三个参量的主要有以下几点因素：引线框架尺寸公差、设备精度以及焊接参数中的位移增量。

引线框架尺寸公差：这里以QFN框架为例来介绍。想了解框架的尺寸公差，最简单的方法就是上长电、通富、华天等公司官网，查阅其相应框架的POD图纸。以下是某款框架的POD图，其中b代表引脚宽度，L代表引脚长度，其公差均为±50um，在蚀刻框架中，正/背面尺寸公差通常一致，因此Lead的尺寸公差则可直接参考该数据(±50um)。

设备位置公差：在前面文章中有介绍过，为±2.5um，相比框架尺寸公差可直接忽略掉。

Bonding参数引起的位移增量：按调试经验来讲，在鱼尾的长度方向上，通常不会超过1倍的WD，在其宽度方向不会超过0.5倍WD。

此时则可计算出：Lead(最小长度)=L+CD+2*50um+WD；Lead(最小宽度)=W+2*50um+0.5*WD。

我们再尝试用20um线材计算下这个数据，CD就用前面计算的35um，鱼尾长度、宽度均取工艺上限，即L=3.0*WD，W=3.5*WD；计算所得Lead(最小长度)=215um；Lead(最小宽度)=180um；

当鱼尾长度、宽度均取下限时，即即L=1.5*WD，W=2.0*WD；，计算结果则为Lead(最小长度)=185um；Lead(最小宽度)=150um；

一根线的情况介绍了，那么多根线呢？以两根线为例，若其水平摆放，距离太近则可能会出现以下问题，加工第二根线时，劈刀Tip有可能会撞击第一根线的鱼尾的根部，导致loop和鱼尾根部受损。

在Lead宽度足够的情况下，只需将两根线之间的间距拉大，使鱼尾超出劈刀tip的覆盖范围即可。当其宽度不够时，则需参考如下方案垂直放置，如此则相当于在原基础上增加了一个鱼尾的长度及宽度。

若需打多根线则以此类推。

另外提一句，若框架引脚设计比较规则，WB生产时则可使用VLL功能，该功能可通过设备的影像识别系统将鱼尾打在Lead的制定位置，如此则可将与引线框架尺寸相关的公差消除，但考虑到该功能的稳定性，建议可将引线框架尺寸公差做减半处理。

最后，应部分朋友建议，开一个关于集成电路封装设计的微信群供大家做技术交流，有兴趣的朋友可通过下图二维码添加入群。

集成电路封装设计

定期分享关于集成电路封装设计、仿真、工艺等方面学习总结以及相关软件操作教程

最新文章

Dear Shear推力标准——Die Shear后残留应如何评估？

Wire Bonding封装Design Rule——2nd Bond焊区尺寸定义

学封装设计岂能不懂电路？——推荐几个硬件大佬给大家认识

Wire Bonding封装Design Rule——BPP定义

Wire Bonding封装的焊盘BPO该如何定义

键合金丝安全电流分析

DFN引脚分层案例分享

塑封分层产品SAT波形如何分析

X-RAY与SAT检测原理——为什么X-RAY只能扫描空洞不能扫描分层？

IMC生长速率补充——Au-Al IMC & Cu-Sn IMC

IMC生长速率解析——IMC烘烤条件如何定义

集成电路封装设备介绍——减薄与划片工序

Wire bonding IMC介绍及可靠性过程中IMC的失效机理

封装分层介绍及JEDEC分层标准

可靠性测试取样规范——u_Hast 25units*3lots的取样数量代表什么？

塑封类IC器件封装可靠性验证流程

Wire Bond Pull失效标准——不同线径Stitch Pull要求

填坑时刻——聊聊“金/金键合”和“铝线键合”的推力标准

Wire Bond 推力标准——工厂内控与JEDEC标准

Wire Bond Shear失效标准——键合金丝做完推力后铝垫上是否必须有残金

JEDEC封装热阻Rjb模型介绍——JESD51-8简单解读

封装设计小技巧——如何将IC设计工程师提供的芯片pad location文件快速转换为CAD图形

JEDEC封装热阻Rja热仿真模型介绍

还不会Icepak网格划分？看看这篇！

光通信带宽——该如何理解以光为载波可以获得更高的带宽？

IC设计公司封装岗位介绍——封装设计工程师需具备哪些能力

键合金丝的寄生电感估算

Icepak封装仿真建模——Ansys Electronics Destop

Ansys Electronics Desktop软件安装

Icepak仿真机理

IC封装热阻Rja仿真教程——基于ANSYS Electronics Destop下的Icepak软件操作

封装热阻介绍——芯片使用过程中如何进行热传递

一文读懂热传导

封装基础介绍——论封装工程人员如何快速成长

分类

时事

民生

政务

教育

文化

科技

财富

体娱

健康

情感

旅行

百科

职场

楼市

企业

乐活

学术

汽车

时尚

创业

美食

幽默

美体

文摘

原创标签

时事社会财经军事教育体育科技汽车科学房产搞笑综艺明星音乐动漫游戏时尚健康旅游美食生活摄影宠物职场育儿情感小说曲艺文化历史三农文学娱乐电影视频图片新闻宗教电视剧纪录片广告创意壁纸头像心灵鸡汤星座命理教育培训艺术文化金融财经健康医疗美妆时尚餐饮美食母婴育儿社会新闻工业农业时事政治星座占卜幽默笑话独立短篇连载作品文化历史科技互联网

发布位置

广东北京山东江苏河南浙江山西福建河北上海四川陕西湖南安徽湖北内蒙古江西云南广西甘肃辽宁黑龙江贵州新疆重庆吉林天津海南青海宁夏西藏香港澳门台湾美国加拿大澳大利亚日本新加坡英国西班牙新西兰韩国泰国法国德国意大利缅甸菲律宾马来西亚越南荷兰柬埔寨俄罗斯巴西智利卢森堡芬兰瑞典比利时瑞士土耳其斐济挪威朝鲜尼日利亚阿根廷匈牙利爱尔兰印度老挝葡萄牙乌克兰印度尼西亚哈萨克斯坦塔吉克斯坦希腊南非蒙古奥地利肯尼亚加纳丹麦津巴布韦埃及坦桑尼亚捷克阿联酋安哥拉