之前在聊封装推拉力标准的时候，有朋友在评论区回复希望写一篇分层相关的文章，原计划是在拉力标准写完后就完成这项任务，但考虑到分层毕竟在多数情况下和可靠性有相关性，因此中途插播了两篇可靠性相关话题，在此也感谢这位朋友耐心的等待！
我们以塑封的QFN为例，先介绍下封装分层的几种失效模型！
主要分层类型分为以上五种，至于框架底部位置与塑封料的分层，因其不会对产品性能及可靠性造成影响，这里就不做介绍。
而引起分层的原因都有哪些呢？
通常我们会从材料选型、框架设计以及生产制程三个方面去分析，其中材料选型和框架设计属于封装设计范畴，主要考核的是设计公司的封装工程师和封装厂NPI；生产制程考核的就是一个封装厂的工艺的水平硬度了。
材料选型主要考虑的是不同材料（芯片、塑封料、银浆、引线框架）之间热膨胀系数间的差异，两种不同材料临界面上热膨胀系数差异越大，随着温度变化其受到的应力也就越大，分层也就越容易出现。
框架设计主要考虑的是框架的表面处理以及防分层设计，表面处理主要指的是表面镀层（镀银、NiPdAu、裸铜等）以及粗化处理，防分层设计主要指的是打线镀层区域设计以及框架表面的凹坑处理，其目的都是为了增强框架与塑封料、芯片、银浆之间的粘合力，以抵抗应力造成的分层。
生产制程通常将其区分为前段制程和后段制程，前段制程主要是热制程（银浆固化以及Wire Bond时工作台的温度）引起材料表面氧化，以及挥发性物质附着在材料表面，降低临界面的粘合能力；后段制程主要是考虑molding工艺与PMC工艺对塑封料固化后与芯片、框架等粘合力的影响，电镀工艺（如有）药水渗透对临界面结合力的影响，以及Package Saw工艺对产品施加的切割应力对分层的影响等等。。。
而J-STD-020中介绍了Precondition前后分层变化的标准，以下为版本F中分层标准的解读：
1. 引线框架产品：
a. 芯片表面(即Mode_2)不允许有分层；
b. 引线框架上打线的地方不允许有分层（即 Mode_1 与 Mode_5 有wire bonding 打线的地方）；
c. 倒装焊接工艺焊点表面不允许有分层；
d. 引线框架的聚合物胶膜处(通常指LQFP封装为防止引脚变形而贴的高温胶膜，如下图)在Precondition前与Precondition后分层变化不允许超过总面积的10%；
e. DIE Attach的分层标准：
芯片背面需要进行散热或电气连接的(如MOSFET、RGBT以及二极管等)，分层标准需同客户应用端协商确定；
其他应用，即芯片背面无需进行散热或电气连接的产品，分层标准分层面积不大于DIE Attach面积的50%
f. 任何表面不允许有贯穿式分层；
2. 基板类产品（例如BGA、LGA等）：
a. 芯片表面不允许有分层；
b. 基板表面打线区域不允许有分层；
c. 在空腔封装Precondition前后在灌封胶处分层面积变化不允许超过10%；
d. 基板内表面(包含sold mask区域和绿油区域)，Precondition前后分层变化不允许超过10%;
e. 基板叠层之间Precondition前后分层变化不允许超过10%;
f. DIE Attach区域Precondition前后分层变化不允许超过10%;
g. Under fill材料与芯片/基板表面不允许有分层(此项应该是针对Flip Chip产品的)；
h. 任何表面不允许有贯穿式分层；
好了今天就写到这，不要问我为什么，心情不好，煮熟的鸭子给飞了，富豪梦破灭，只能回过头来兢兢业业写文章！！！
