本文分享一篇文章也是键合技术在pic行业的应用，小编是主要关注器件的加工，可以看到本文的器件结构 ，作者先在soi上做波导，然后 把ceyig晶体键合上去，然后再做电极工艺。
方法
图 1 中磁光存储单元的透射光谱。3 使用传递矩阵方法建模，其中 CW 和 CCW 模式的有效指数使用有限元方法计算。MRR 的谐振由集成电磁铁中的电流控制，从而产生磁场和焦耳热效应。磁光效应和热光效应改变了模式的有效指数，它们的影响使用微扰方法进行描述。补充第 1 节提供了所采用模型的全面描述。
为了制造用于所有器件的磁光材料，在 750 °C 下，使用射频溅射方法在 （111） 取向 （Ca， Mg， Zr） SGGG 晶片上外延生长 500 nm 厚的单晶 Ce：YIG （Ce：Y2Fe5O12）。 这种磁光石榴石在 1,550 nm 处具有每厘米 4,800 度的大法拉第旋转，并被用于本研究中介绍的所有设备。
图 1 中的设备特征。3 和 4 是通过在 220 nm 厚的 SOI 晶片上用 2 μm 埋地氧化物键合 Ce：YIG/SGGG 来制造的。SOI 晶圆使用 248 nm ASML 5500 深紫外步进器进行图案化，并使用 Bosch 工艺 （Plasma-Therm 770） 进行干蚀刻，以形成波导和谐振器。图案化的 SOI 和 Ce：YIG/SGGG 样品经过严格清洁，并用 O2 等离子体 （EVG 810） 活化。使用倒装芯片键合机 （Finetech） 将 Ce：YIG 直接键合到 SOI 晶圆上，然后在 200 °C 下在 3 MPa 下退火 6 小时以增强键合。所需的对准精度相当宽容 （~200 μm）。键合后，1 μm 的 SiO2 层作为上层包层在芯片上的各处溅射。然后通过将样品贴在平卡盘上并使用一系列越来越细的研磨膜抛光 （Allied Technologies） 来减薄 SGGG 基材。使用微米监测 SGGG 的厚度，并通过单独的 Dektak 轮廓测量确认为 ~5 μm。由于卡盘的调平不完善，整个样品的厚度变化约为 ±1.5 μm。金线圈和触点的图案在 SGGG 的背面使用 365 nm GCA i-line 晶圆步进器定义。然后，使用电子束蒸发，沉积 22 nm 的钛作为底层，然后沉积 1.5 μm 的金，并通过剥离程序释放金属线圈和触点。最后，将样品切块并抛光刻面。
划重点
从目前我们看到的
单材料波导平台：sicoi,lnoi,ltoi,InGaPOI,inpoi,GAASOI,TI-SAPPHIREOI（nature）
异质集成平台：sin/soi-lt/ln
三五和无源波导集成平台：inp/gaas-soi/sin
晶体和无源波导集成平台;Ce-Yig-OI--nature文章
上述三种平台无疑都用到了先进的键合设备，表面活化键合（键合气泡少，可用面积多）和D2W键合，同时上述两种设备技术较为先进，采购价格较贵（几百到上千万），国内很多平台，单位，学校都还没有，因此我们可以看到，欧洲和美国在光子学异质集成光子学领域创新层出不穷，同时也出现了很多基于异质集成光子学技术的初创企业，国内也有一部分异质集成光子学企业，但大多也为国外归国人才创建。
为了解决这个问题，(表面活化键合和D2W芯片对晶圆键合，尤其适用无源波导上异质集成三五族激光器)
小编为大家提供多材料（InAlAs,Inp,InGaAs,inp,gaas,铌酸锂，晶体，碳化硅，磷化铟，砷化镓，钽酸锂，碳化硅，氮化镓，砷化镓，氮化硅，等等等等）和多材料键合加工，离子注入，抛光煎薄的全流程 全产线，自主可控复合衬底加工，您收到我们的衬底后，可以基于自己单位的平台进行后道的刻蚀工艺的开发。
同时可以提供两类工艺
键合可以亲水键合+退火或者室温表面活化键合+改性层或者D2W芯片和晶圆键合
薄膜层的获取可以通过smartcut离子注入（厚度控制精准，膜层有损伤）+退火cmp或者机械减薄+cmp（厚度控制不精准，但是膜层没损伤）
三五外延衬底层的去除可以使用湿法工艺去除，基于此平台，您可以做
多材料间的异质集成创新，
如果想要了解更多可以联系小编
与现有的数字硬件相比，在光学域中处理信息有望在速度和能效方面具有优势，适用于人工智能和机器学习中的各种新兴应用。光子处理的一种典型方法是将快速变化的光输入向量与固定光权重矩阵相乘。然而，使用一系列光子存储单元在片上编码这些权重目前受到各种材料和器件级问题的限制，例如编程速度、消光比和耐久性等。在这里，我们提出了一种使用磁光存储单元编码光学权重的新方法，该方法使用磁光存储单元，该单元由硅微环谐振器上的异构集成铈取代钇铁石榴石 （Ce：YIG） 组成。我们表明，与现有架构相比，利用这种磁光材料中的非互易相移提供了几个关键优势，为片上光学处理提供了一个快速（1 ns）、高效（每比特 143 fJ）和稳健（24 亿个编程周期）平台。
对计算资源的需求与数字硬件的性能之间不断扩大的鸿沟，需要开发后互补金属氧化物半导体 （CMOS） 架构，以在超低能量下实现超高计算吞吐量。一个极端的例子来自深度学习领域，在 2015 年至 2020 年期间，训练最先进的深度神经网络所需的计算量增长了超过 300,000×每 3.4 个月翻一番1,2，而图形处理单元 （GPU） 的效率仅增长了3,4,5 倍。已经提出并展示了许多不同的光子架构，以试图解决 AI 和计算6 领域面临的这一主要瓶颈，即矩阵向量乘法 （MVM）。这些方法中的绝大多数可以归类为重量稳态光子处理器7（Weight-stationary photonic processors），其中可编程光量的矩阵——通常编码在非易失性存储元件或光调制器的二维阵列中8,9,10,11,12,13,14,15— 用于对光学输入向量执行线性变换。这种设计方法的优点是在内存阵列本身中执行计算，这与使用电阻式随机存取存储器 （RRAM） 的交叉开关阵列在电气域中的模拟计算没有什么不同，这可以大大减少数据移动和延迟，同时提高能效16。
然而，这些权重稳态方法的一个关键（但很少被提及）限制是更新矩阵的固定权重以实现有用的计算算法所需的时间和精力。与旨在将整个神经网络完全映射到模拟权重组以最大限度地减少阵列重新编程的电子交叉开关阵列不同，光学权重组的存储密度要低得多（例如，~0.01 位 μm–2;参考文献 17），并且只能在片上存储一小部分必要参数（例如，16 × 16 相变存储阵列18 或 64 × 64 马赫-曾德尔干涉仪阵列8).因此，为了适应实际应用所需的大量参数，必须为超出权重组尺寸的每个矩阵操作多次重新编程光子权重组。这需要能够快速、高效且具有高耐用性的光子存储单元进行确定性编程，否则它们将大大降低整个系统的吞吐量和能源效率 7,19,20。
为了应对这些挑战，我们提出了一种基于谐振的光子架构（受广播和权重设计9 的启发），它利用磁光材料中的非互易相移来实现光子内存计算。在这个架构中（图1a） 我们激发具有磁光包层（铈取代钇铁石榴石或 Ce：YIG）的微环谐振器 （MRR） 的顺时针 （CW） 和逆时针 （CCW） 模式。光学模式和 Ce：YIG 之间的相互作用导致两种反向传播模式发生非互易相移，这表现为具有相反符号的分裂谐振偏移，具体取决于施加磁场的方向和强度。这种方法有几个好处。首先，我们可以有效地实现 ~1 GHz 的编程速度、非易失性和多级编码，如这项工作所示（见图 D）。1b 和表 1 与最新技术进行比较）。其次，众所周知，磁性存储器的循环耐久性比竞争技术高出几个数量级21，这对许多非易失性光学存储器来说是一个突出的挑战22。最后，与基于倒易光学效应9 的分插 MRR 权重（例如，热光学或等离子色散效应）不同，对于 CW 和 CCW 模式，差分信号都是从通过端口传输测量的，从而提高了正负加权的对称性和消光比。
图 1：非互易光子内存计算。
a，我们的愿景是建立一个非互易光子计算平台，该平台利用高速磁光存储器阵列来实现快速的重量更新。在此平台中，射频 （RF）、模拟或数字电子信号通过光电 （E/O） 调制器转换为光域。我们提出的架构中的一行，它利用非互易存储单元以光学方式计算点积，如下所示。平衡光电探测器 （BPD） 将差分光信号转换回电域，然后可以使用耦合到高速静态随机存取存储器 （SRAM） 的 CMOS 逻辑进一步处理。b，已在片上演示的最先进的非易失性光子存储技术的速度与能量比较。c， 非互易磁光记忆的横截面。晶圆键合和化学机械抛光（左）或 Ce：YIG 衬底上非晶硅的生长和图案化（右）都可用于将 Ce：YIG 与硅波导异构集成。在这两种情况下，通过在取代钆镓石榴石 （SGGG） 的天然基材上生长石榴石来保证高质量的 Ce：YIG。SOI，绝缘体上硅。d，用于演示磁光存储单元的两种实施方式的图示，其中两种反向传播模式都在 MRR 中被激发。光环行器用于防止测量过程中对光源的背向反射。e，通过切换磁化方向和振幅对正负权重进行编码，这会导致 CW 和 CCW 反向传播模式产生相反的谐振偏移。
表 1 在集成光子平台上实验验证的电可编程、非易失性存储器技术的比较
器件设计
Ce：YIG 层与光子电路的集成可以通过晶圆键合和抛光23 或通过非晶硅层的沉积和图案化24 来实现（图 D）。对存储单元的状态进行编程需要一个径向平面内磁场，该磁场由集成的金电磁铁提供。为了在不耗散功率的情况下保持非易失性状态，可以将图案化为条形磁体阵列的铁磁薄膜 （CoFeB） 与片上电磁铁24,25 集成在一起。磁光存储单元可以使用分插 MRR 或全通 MRR 配置来实现（图 D）。图 1e 显示了在负（左）和正（右）径向施加磁场下来自非互易存储单元的示例频谱。在正磁化 （
我们的非互易存储单元的功能可以扩展到图 1 所示的单点积之外。1a 到 MVM 操作。在图 .2 我们比较了两种具有非互易的广播和权重架构设计（图 D）。2a） 和倒数 （图 .2b） 基于 MRR 的权重。在这里，矩阵运算
图 2：光子计算中的互易性。
a，利用集成磁光存储器阵列的非互易光子计算平台。矩阵向量乘法是通过采用 CW 和 CCW 传播模式之间的差分传输来实现的。比例尺，30 μm。b，倒数“广播和权重”架构，它使用分插 MRR（比例尺，15 μm）的直通端口和拖放端口之间的差异来编码矩阵 W 的值。在这两种方法中，都使用波长多路复用器 （MUX） 将输入光信号组合到单个波导中。c，Q = 10,000 的非互易存储单元的差分通过端口传输的模拟图。d，距离谐振间隔 0.5、1.0 和 1.5 FWHM 的光学探头的非互易存储单元的编码权重值（d 中的虚线）。值得注意的是，编码值是一个以零相移为中心的反对称函数。e，Q = 10,000 的倒易存储单元的直通端口和丢弃端口之间差异的模拟图。f， 当光探头保持共振状态时，倒易存储单元的编码权重值（e 中为白色虚线）。与非互易情况相比，需要更大的相移来实现对称加权。
图 2c-f 突出显示了这种区别，其中我们模拟了具有相同品质因数（Q = 10,000）的互易和非互易光学存储器的差分传输。在图 2c 中，我们看到正值和负值的差分传输都是以 为中心的反对称函数。图 2d 显示了针对三种不同光学探测波长的该函数：当 时，全宽半峰 (FWHM) 线宽的 0.5 倍、1.0 倍和 1.5 倍与共振失谐。随着探测器的失谐增加，最大和最小权重值的幅度增加，而靠近 的加权函数的线性度降低。图 2e 显示了互易存储单元的情况的差分传输。倒数加权函数是对称的，中心为 ，当探针以谐振为中心时，需要 ~0.5 × FWHM 的谐振偏移才能达到负值（图 2f）。因此，为了实现正负权重范围相等（即功率损失最小26），对于具有相同品质因数 Q = 10,000 的理想倒数 MRR，需要 π 的相移。
建模和实验结果
用于控制 MRR 谐振的集成电磁铁中的电流会产生磁场和焦耳热效应。补充部分 1 提供了磁光和热光效应的综合模型。图 1 的建模结果2 个对具有 Ce：YIG 层 （Q ≈ 10,000） 和集成电磁铁的 MRR 进行了实验验证。在本演示中，环形半径为 35 μm，波导横截面为 600 nm × 220 nm 硅脊，带有 400 nm 厚的 Ce：YIG 顶部包层。一个 10 nm 薄的氧化硅层将硅与 Ce：YIG 层分开（参见补充部分 1.4）。图 3a 显示了基本横向磁 CW 和 CCW 传播模式的光传输光谱，作为外加电流的函数。光谱的谐振位置分别显示出与磁光和热光效应相对应的外加电流的线性和二次依赖性。在图 .3b，c 我们将 CW 和 CCW 模式的谐振偏移分为它们的非互易（磁光）和互易（热光）分量。尽管热光效应会使 CW 和 CCW 光谱发生红移，但磁光效应会引起两种模式的相反方向的偏移。对于设定的电流，热光偏移估计为与无电流情况相比两个光谱的平均偏移。磁光偏移的大小是 CW 和 CCW 模式之间测量的谐振的一半。在图 .3b，c 我们将数学模型与测量结果叠加在一起，表明理论与实验之间非常吻合。图 3d 绘制了 CW 和 CCW 模式下谐振器的 FWHM 线宽，显示了两种模式的相似品质因数。通过改变电磁铁中施加的电流，我们观察到图 1 中消光比的微小变化。图 3a 中的线宽。3d. 这些变化是由 Ce：YIG 中的非互易损耗引起的，其中光损耗根据光传播方向和横向磁场而变化27,28,29。详情请参阅补充部分 1。
图 3：非互易光学记忆的实验表征。
a，非互易磁光存储单元在不同固定电流下的光谱响应 （Q ≈ 10,000）。由于磁光和热光效应，可以分别观察到线性和二次谐振偏移。b， CW 和 CCW 模式的磁光光谱偏移。虚线对应于我们预期的磁光相移（不包括热效应）的解析模型。c，在施加恒定电流的同时加热电磁铁产生的热光相移（从 a 中提取）。d，提取的谐振线宽作为 CW 和 CCW 模式施加电流的函数。不同传播方向的非互易损耗的微小变化会改变 MRR 的品质因数。e，当没有磁场时，探针波长 （λp） 在距离中心谐振 0.5×、1.0× 和 1.5× FWHM 的红光失谐下的编码权重。实验重量值与图 1 中的建模结果非常吻合。2d.
在图 .3e 我们绘制了三种不同光探针波长位置的 CW 和 CCW 模式的差分光传输：0.5×、1.0× 和 1.5×FWHM 线宽在（即无磁场）
两个方向生成不同的权重。
在表征了非互易光学存储器的稳态响应之后，我们接下来通过表征存储单元的动态响应来演示高速权重更新。对于超过 ~1 MHz 的高速表征，磁光响应占主导地位，而动态热光响应则变得可以忽略不计。这可以在图 1 中看到。如图 4a 所示，其中可以在不同的时间尺度（1 ms 与 10 ns 脉冲宽度）下观察到 CW 探头对两个电流脉冲的动态光传输。在缓慢的 1 ms 电流脉冲的情况下，光传输包括来自快速磁光响应的蓝移（传输增加）和来自慢速热光响应的红移（传输减少）。对于快速电流脉冲和红磁失谐探头，环热响应的缓慢衰减消失（上升时间≈ 50 μs，下降时间 = 92 μs），我们只观察到上升和下降时间小于 1 ns，铁磁共振为 0.55 GHz 的快速磁光响应。由于集成电磁电路的估计时间响应为 6 ps，因此在光学响应中观察到的振铃归因于 Ce：YIG 的磁光响应，导致上升/下降时间为 0.95 ns（有关详细信息，请参阅补充部分 3）。
图 4：非互易光学记忆的动态响应。
a，热光效应和磁光效应的动态响应比较，表明响应时间存在 5 个数量级的差异（两种测量都使用红光失谐 CW 探头）。从热光响应来看，下降时间为 92 μs，而上升时间为 50 μs。对于 ~1 MHz 以上的高速调制，如果平均耗散的功率保持不变，则热光效应可以忽略不计。磁光响应可以拟合二阶响应，固有角频率为 3.6 Grad s–1，无量纲阻尼因子等于 0.29。根据这些结果，我们估计上升/下降时间为 0.95 ns，铁磁共振为 0.55 GHz（有关详细信息，请参阅补充部分 3）。b，c，以比特率 rb = 500 Mbps （b） 和 1 Gbps （c） 速度进行伪随机二进制序列调制的顺时针和逆时针传播模式的眼图。d，同时测量 500 Mbps 的 PAM4 调制的 CW 和 CCW 传输。CW 和 CCW 模式的光传输分别以红色和蓝色显示，而施加到电磁铁上的电流以绿色显示。e，CW 和 CCW 信号之间的差分光功率图，展示了快速更新非互易多比特光权的能力。f，同时测量 1 Gbps 二进制调制的 CW 和 CCW 传输（开-关键控 （OOK））。g，CW 和 CCW 信号之间的差分光功率，演示高达 1 ns 的编程速度。
在图 .4d，e 我们演示了使用四级（2 位）脉冲幅度调制 （PAM4） 编程信号的多级光加权，最大电流幅度为 ±13.8 mA，对应于每比特 143 fJ 的创纪录低编程能量。在这些实验中，我们使用补充图 1 中描述的实验设置同时捕获 CW 和 CCW 模式的传输。6. CW 和 CCW 模式之间的差分发射功率如图 6 所示。4e，其中我们清楚地观察到四个不同的传输电平，使我们能够在给定 2 位电输入的情况下实现两个正光权重和两个负光权重。利用高速磁光效应，我们可以实现最快 1 ns 的光重更新，如图 1 所示。4f，g.在我们的例子中，最大编程速度受到 Ce：YIG 的铁磁共振的限制。虽然该器件的最大时间响应为 1 GHz，但使用其他可支持数十千兆赫30,31 调制速率的磁光材料系统可以达到更快的编程速度。
在最后一个演示中，我们展示了非互易存储单元与可切换铁磁层集成时的非易失性响应。在本实验中，图案化的 CoFeB 磁条集成在 MRR 上方的包层中，以提供可编程、非易失性磁场。微米级 CoFeB 条形磁体的形状、各向异性和方向提供了在存储单元中感应非互易光学相移所需的静态径向磁场24。在本演示中，硅 MRR 的横截面为 1,000 nm × 220 nm，半径为 50 μm。我们设备的测量设置和横截面如图 1 所示。5a. 为了对存储单元的状态进行编程，将电流施加到编码 CoFeB 磁畴中磁场强度的集成电磁铁上。去除电流后，扫描激光以获得 CW 模式的非易失性 MRR 光谱偏移（图 D）。5c-e）。对于位于 MRR 谐振倾角处的光学探头（图 1 中的虚线）。5c，d），我们观察到图 1 所示的光传输中的滞后行为。5b. 当编程电流从负值增加到正值时，我们观察到大于 0 mA 的电流的光传输增加（图 1 中的红点）。传输最终在 200 mA 以上饱和，并且由于 CoFeB 磁层的饱和而保持恒定（参见图 1 中的插图）。当我们将施加电流的方向从正值更改为负值时，传输保持恒定，直到出现负电流值，突出了存储单元的非易失性响应。结果如图 2 所示。5b 显示至少 11 个不同的光传输级别，对应于能够存储 ~3.5 位的非易失性存储单元;但是，此值受我们的实验设置限制，而不是设备本身。在补充第 4 节中，我们提供了磁、热和光噪声的理论分析，并预计我们设备的最大位精度将超过 13 位。
图 5：非易失性磁光存储。
a，非易失性权重编码的实验设置。来自金电磁铁的磁场根据施加电流的幅度和极性对齐 CoFeB 铁磁层的磁畴。b，片上集成 CoFeB 条形磁体的非互易存储单元的光传输滞后。对于这些透射测量，探头波长是固定的（c 和 d 中的黑色虚线）。c，负到正编程电流扫描，显示正电流的蓝移。d，从正到负的电流扫描，显示返回到原始谐振位置。e，顺序编程电流首先在正方向上扫描，然后在负方向上扫描的传输光谱的瀑布图。f，展示了超过 24 亿次写入和擦除周期的循环耐久性。非易失性写入和擦除状态的平均值显示为黑色数据点，而灰色带表示标准偏差。以 g 为单位的时域测量显示了存储单元的运行，没有观察到任何退化。观察到的消光率的变化归因于未封装器件在三天测量中的热漂移。
从负电流值到正电流值扫描获得的中间光谱如图 1 所示。5c，而从正到负的反向扫描如图 5 所示。5d. 图 1 中的虚线。5c，d 表示用于绘制通过端口传输的磁滞的光学探针的位置（图 D）。在此探针波长下，我们观察到最小和最大非易失性状态之间的最大消光比为 16.2 dB。为了更好地可视化频谱对编程电流的依赖性，我们将全电流扫描的光传输光谱顺序绘制为瀑布图，如图 1 所示。5e. 当电流从负值增加到正值时，MRR 谐振蓝调会发生变化，直到达到饱和。将电流从正值反转为负值会导致红移回到原始谐振位置。
为了证明我们的非互易存储单元的超高循环耐久性，我们编程了一个任意函数发生器，以 10 kHz 的速率在写入和擦除脉冲之间循环，幅度为 ±5 V，脉冲宽度为 500 ns。在为期三天的实验中，手动捕获了光传输，如图 2 所示。5f（有关更多实验详细信息，请参阅补充第 2.2 节）。经过 24 亿次写入和擦除循环后，该器件继续运行，没有任何退化迹象（图 D）。5g）。这比过去的光子存储器技术提高了三个数量级以上，凸显了使用光耦合磁性介质进行非易失性数据存储的好处。尽管我们确实在图 2 中看到了器件的消光率变化。5f，g，我们将其归因于在为期三天的实验中未封装器件的轻微热漂移和机械漂移。为了确认我们设备的长期非易失性稳定性，我们还比较了编程后 CW 和 CCW 模式的非互易光谱偏移，并查看了 4 天测量的数据保留情况（参见补充部分 2.2）。具有主动热控制的光电封装有望抵消 MRR 谐振峰的漂移，这将解决观察到的消光比变化。
结论
我们已经展示了第一个非易失性磁光存储单元实例，该单元具有非互易性，用于光域中的内存计算。这种快速、无疲劳的可编程性与非易失性权重的独特组合解决了现有光存储器集成方法的当前局限性，这些方法尚未在单个平台中结合：（1） 非易失性，（2） 多位存储，（3） 高开关速度，（4） 低开关能量和 （5） 高耐用性。在表 1 中，我们比较了能够集成在芯片上的各种非易失性光子存储技术的最新演示。值得注意的是，尽管最近一些波导集成电子忆阻器（称为忆阻谐振器）的演示显示出在两种或三种状态之间快速有效的非易失性切换的巨大前景32,33，但此类器件的最大循环耐久性尚未证明超过 1,000 次写擦除周期。这些器件也不太适合需要多级、非易失性存储的光子计算应用。尽管相变存储器由于其紧凑的占地面积、多级存储和易于集成而在光计算平台上显示出巨大的前景15,34,35,36，但有限的循环耐久性、高开关能量和有限的开关速度仍然是悬而未决的挑战。其他利用电荷捕获、MEMS 或铁电材料的非易失性光子存储单元具有亚兆赫兹编程速度，由于写入延迟相当长，因此对于计算应用尚不实用。
与这些竞争的光子存储技术相比，我们的非互易磁光存储单元提供了一种高效的非易失性存储解决方案，可以在亚纳秒级编程速度下提供无限的读/写耐久性。我们的初步结果使用集成电磁体来切换非易失性铁磁层，但是，我们预计未来采用自旋-轨道-扭矩或自旋-扭矩转移效应的实施可以进一步提高我们的磁光存储单元的开关效率，并为新兴的磁性和自旋电子学存储技术提供直接的光学接口。尽管在绝缘体上硅晶片上键合 Ce：YIG 和在 Ce：YIG 上沉积非晶硅是目前在硅光子学中集成高质量 Ce：YIG 的最佳制造技术，但最近在硅和氮化硅衬底上磁光石榴石的单片集成取得了长足的进步，为在不久的将来进一步增强提供了一条途径37.通过在特定区域精确沉积磁光材料，我们可以进一步降低插入损耗，并为非互易光子计算实现更高的集成密度。
方法
图 1 中磁光存储单元的透射光谱。3 使用传递矩阵方法建模，其中 CW 和 CCW 模式的有效指数使用有限元方法计算。MRR 的谐振由集成电磁铁中的电流控制，从而产生磁场和焦耳热效应。磁光效应和热光效应改变了模式的有效指数，它们的影响使用微扰方法进行描述。补充第 1 节提供了所采用模型的全面描述。
为了制造用于所有器件的磁光材料，在 750 °C 下，使用射频溅射方法在 （111） 取向 （Ca， Mg， Zr） SGGG 晶片上外延生长 500 nm 厚的单晶 Ce：YIG （Ce：Y2Fe5O12）。这种磁光石榴石在 1,550 nm 处具有每厘米 4,800 度的大法拉第旋转，并被用于本研究中介绍的所有设备。
图 1 中的设备特征。3 和 4 是通过在 220 nm 厚的 SOI 晶片上用 2 μm 埋地氧化物键合 Ce：YIG/SGGG 来制造的。SOI 晶圆使用 248 nm ASML 5500 深紫外步进器进行图案化，并使用 Bosch 工艺 （Plasma-Therm 770） 进行干蚀刻，以形成波导和谐振器。图案化的 SOI 和 Ce：YIG/SGGG 样品经过严格清洁，并用 O2 等离子体 （EVG 810） 活化。使用倒装芯片键合机 （Finetech） 将 Ce：YIG 直接键合到 SOI 晶圆上，然后在 200 °C 下在 3 MPa 下退火 6 小时以增强键合。所需的对准精度相当宽容 （~200 μm）。键合后，1 μm 的 SiO2 层作为上层包层在芯片上的各处溅射。然后通过将样品贴在平卡盘上并使用一系列越来越细的研磨膜抛光 （Allied Technologies） 来减薄 SGGG 基材。使用微米监测 SGGG 的厚度，并通过单独的 Dektak 轮廓测量确认为 ~5 μm。由于卡盘的调平不完善，整个样品的厚度变化约为 ±1.5 μm。金线圈和触点的图案在 SGGG 的背面使用 365 nm GCA i-line 晶圆步进器定义。然后，使用电子束蒸发，沉积 22 nm 的钛作为底层，然后沉积 1.5 μm 的金，并通过剥离程序释放金属线圈和触点。最后，将样品切块并抛光刻面。
非易失性磁光存储单元，如图 1 所示。5 是在 Ce：YIG/SGGG 晶圆上制造生长的非晶硅 （a-Si）。通过等离子体增强化学气相沉积 （PE-CVD） 将 10 nm 厚的 SiO2 缓冲层沉积到 Ce：YIG/SGGG 晶片上。接下来，在 300 °C 下，通过 PE-CVD 和 SiH4 气体混合物沉积 220 nm 厚的 a-Si：H 导向层。随后，沉积 200 nm 厚的 SiO2 层作为硬掩模以保护 a-Si：H 层，并将 300 nm 厚的正性光刻胶 （ZEP-520A） 以及电荷耗散剂 （ESPACER） 涂覆在衬底上。使用电子束光刻系统将波导图案暴露在光刻胶上。通过使用 CF4 的反应离子蚀刻，波导图案转移到 SiO2 硬掩模上，并使用 SF6 形成 a-Si：H 波导。在波导磁芯的顶部沉积了 750 nm 厚的 SiO2 层，以将导模与集成的薄膜磁体隔离，以避免光吸收。进行电子束光刻以转移 20 μm × 5 μm 条纹阵列的磁体图案。在室温下用氩气使用射频面向靶溅射方法沉积一个 10 nm 厚的钌缓冲层，然后是一个 300 nm 厚的 CoFeB 薄膜磁体。接下来，使用剥离工艺形成薄膜磁体的条带阵列。每条条带的较长边是 CoFeB 的易磁化轴，垂直于波导对齐。最后，使用 PE-CVD 沉积 80 nm 厚的 SiO2 层后，通过电子束气相沉积形成了 25 μm 宽、700 nm 厚的 Cr/Au 电磁铁，用于磁化集成磁体。
