LSI制造工序可分为前端工程 (晶圆工艺) 和后端工程 (组装、 测试)。 前端工程是在硅片上反复进行清洗、 成膜 (氧化膜、 金属膜)、 光刻 (曝光、蚀刻)、 杂质扩散等，以形成晶体管和金属布线。后端工程是芯片的组装和装配 (封装)，最后进行出厂测试，检验合格的产品才能出厂。 |
▍前端工程
购买符合LSI特性的硅片 (基材厚度、 基材电阻率、 晶体取向等)。
目前，直径为200~300mm的晶圆尺寸很常见，但最近正在研究下一代直径为450mm的尺寸。例如，一个10mm见方的芯片可以在200mm的晶圆上产出280个芯片，在300mm的晶圆上产出650个芯片。因此，较大直径的晶圆具有显著的大规模生产效果，对降低成本的策略有很大影响。然后进行晶圆的清洗，以去除污渍。
污染物的种类有单纯的灰尘、金属污染、 有机污染、 油脂、 自然氧化膜等。LSI制造 (前端工程)需要非常纯净的环境，这是因为晶圆上嵌入的半导体元件非常微小，灰尘可能造成布线的断线等。
此外，半导体元件本身的化学稳定性以及形状对绝缘膜和杂质扩散也很重要。在每道加工工艺 (处理) 前后，清洁过程均要仔细地重复多次。
在硅晶圆上制造 LSI时，为了形成晶体管元件结构上的电气分离(绝缘膜) 和布线 (金属布线膜)，需要形成氧化硅和铝等材料的层(膜)。
成膜的方法大致分为溅射、CVD、 热氧化3种。
光刻技术最初源于平板印刷技术。在LSI领域，为了进行硅片的加工和薄膜的成膜，照相蚀刻工序 (光刻) 是必要的。
这是为了形成半导体元件所需要的P型和N型半导体区域，在晶圆中添加杂质 (沉积)，然后在硅内部进行杂质分布的工序。
实现杂质扩散的方法有热扩散法和离子注入法。
在前端工程完成后，在这个阶段还有一个测试检查工序来进行良品芯片的选择。
测试检查工序完成后，接着进行晶圆的切割。
硅晶圆加工完成后进行的硅片装配工作 (封装) 是半导体制造的后端工程。
Ⅱ测试 (检查)
在芯片封装工序完成后，所有LSI在发货前都要进行良品测试。除了电气性能外，检查可靠性的可靠性测试(环境测试) 也至关重要。将封装好的芯片放入环境测试机，施加不同的温度、 湿度、 压力，并进行剧烈以及反复的变化，判断包括封装在内的IC的可靠性和寿命(加速测试)。可靠性测试是通过LSI的随机抽样进行的。
用于在单晶硅片上转印和烧结掩模图案的曝光技术决定了晶体管尺寸的限制。为了提高曝光的精度，使用短波长的光源是不言而喻的，同时还采用了步进器的曝光方式，这是一种每次曝光几个芯片的多次曝光方法，而不是对整个晶圆表面进行一次性曝光。在65nm及以后的时代，当微细化加工进一步推进时，液浸湿式曝光装置、 双重图案曝光和EUV曝光装置等已开始被采用。 |
▍步进器 (缩小投影型曝光装置)
步进器是用于LSI制造的缩小投影型曝光装置。传统曝光装置，由于将光掩模 (光掩模上配置有图案) 的图案做成与晶圆整面一一对应的形式，因此可以实现晶圆整面的一次性曝光与烧结。步进器则有所不同，为了提高曝光精度，一边将光掩模版图缩小投影到晶圆上，一边对晶圆进行逐块重复曝光和烧结。这种曝光方式被称为分步重复机制，也是步进器一词的来源。例如，当使用描绘有芯片原尺寸4倍大的光掩模图案 “Mask” 时，通过步进器，Mask上的100nm的尺寸，使用透镜缩小到原大小的1/4，因此可以在芯片上烧结成25nm的图案。然后，按步移动对每个Mask区块 (例如 4个芯片大小的区域) 进行曝光，如此反复 (重复曝光)，实现对整个晶圆的曝光。采用步进器的主要原因是步进器在绘制光掩模图案的过程中允许有更大的回旋余地，并且其光掩模图案版图的精度比整张的晶圆图案的精度更高。此外，由于步进器不使用晶圆整体一次性曝光的方法，而是将晶圆曝光分成若干个小的区域分别进行，每次曝光的面积很小，所以可以对每个小的曝光区域周边进行精确曝光，并且包括镜头系统在内的曝光装置的性能也得到了改善。另外，目前使用的是在传统步进器 (对准器) 的基础上改进了的步进器 (扫描器)，能将掩模和晶圆的运动联动起来，已成为当前的应用主流。
▍曝光装置的光源是相对较短波长的
曝光装置的分辨率取决于曝光光源的波长和所使用镜头口径，光源的波长越短，则分辨率就越高。当前，在最先进的LSI量产工艺制程规定的线路宽度方面，已经发展到7~20nm，并且进一步的微细化还在不断发展。作为曝光装置的光源，也从以往使用的可见光g线 (波长436nm)、 紫外光i线 (波长365nm) 发展到较短波长的深紫外光KrF (波长248nm)、ArF (波长193nm) 的准分子激光。此外，为了提高现有曝光装置的分辨率，还使用了具有与模拟短波长化同样效果的ArF液浸湿式曝光装置。
▍ArF液浸湿式曝光装置
传统的曝光装置在投影镜头和单晶硅晶圆之间的介质使用的是空气，而液浸湿式曝光装置在它们之间使用液体介质来实现曝光的高分辨率。通过用水或其他具有高折射率的介质代替投影镜头和单晶硅晶圆之间光所经过的介质，能够起到增大投影透镜的口径NA值，从而提高曝光装置曝光分辨率的效果。目前实际使用的液浸湿式曝光装置是ArF液浸湿式曝光装置，它使用ArF准分子激光器作为光源，镜头和单晶硅晶圆之间充满了浸入液纯水。半导体曝光装置的透镜和单晶硅晶圆之间的空间充满了纯水(折射率n=1.44)，它的折射率比空气 (n＝1.00) 高。液体的使用本身就像一个镜头，降低了光入射到晶圆上的角度，因此可以使曝光的焦点深度 (可以形成图案的焦点范围) 扩大约1.4倍，实现了超越传统曝光装置微细化极限的高精度光刻。ArF浸液湿式曝光装置的开发使得上一代65nm工艺制程曝光技术的寿命延长到下一代的40nm左右，而这也是传统ArF光刻系统曝光精度扩展的极限。
▍延长曝光技术寿命的超分辨率技术
超分辨率技术是对目前使用的曝光装置、光掩模、曝光方式等进行改造， 以实现比ArF曝光装置的ArF准分子波长 (193nm) 更短波长分辨率的曝光技术。超分辨率技术中的一项即为ArF液浸湿式曝光装置。首先，通过以下3类措施的应用，将曝光装置的寿命延长到了38nm工艺制程。而现在有了沉积成膜等蚀刻技术，通过以下第4类方法实现了高达5nm工艺制程的分辨率：④ 自对准双重图案曝光 (SADP)。
▍超分辨率技术———双重图案 (双重曝光)
双重图案是多重图案 (多重曝光) 技术中的一种，这种曝光技术可以在使用现有曝光装置的情况下，扩展微细化曝光的分辨率极限。这种双重图案 (双重曝光) 曝光方法首先向缓解微细化程度的方向将光掩模图案分割为2张光掩模，然后经过2次曝光，通过2次曝光图案的相互重叠，实现与以往相比2倍的微细化精度。但是，这种曝光方法需要两次曝光、 成膜、 蚀刻等工序，会导致产线的吞吐量降低或停机。而且，由于最终的重叠精度为2次曝光精度相加所得到的综合精度，所以在此还需要2~ 3nm的精度余量。因此，该方法也仅限于双重图案的双重曝光。要真正实现多重图案的多重曝光，即在一次曝光工序中重复进行两次或三次以上的曝光，采用ArF液浸实现比较困难。由于其制造工艺的特点，双重图案曝光方法 (双重曝光) 也被称为LELE (Litho-Etch-Litho-Etch) 法或间距分割法。
▍超分辨率技术———OPC掩模
随着光掩模上绘制的几何图形越来越精细，由于接近效应，从设计图案到转印图案的形状保真度会降低。为防止这种情况的发生，光掩模采用如下图所示的光学接近校正(Optical Proximity Correction，OPC) 掩模，该掩模对设计图案进行了适当校正。如果不使用OPC，直接将设计图案转印到抗蚀剂上，转印图案会在拐角处或相邻处发生短路或开路。为了防止这种情况的出现，在掩模设计时有意在特定的位置上添加或削减线条设计上的小矩形，以使有短路预测的位置间隔变宽，有开路预测的位置则间隔变窄。经过这样的修正，可以使得转印图案更加忠实于设计图案。OPC包括根据光学原理和制造过程中工艺反馈的实际测量数据来进行模拟，以获得图案形状误差的校正量，并将校正值处理到设计掩模图案中。除此之外，OPC还需要进行软件处理，以压缩校正后的大量光掩模数据，并确定电子束掩模的写入时间，以保证电子束掩模的绘制速度。
▍超分辨率技术———自对准双重图案曝光 (SADP)
SADP (Self-Aligned Double Patternig) 是一种基于已经在曝光装置中形成的模板 (芯材结构) 进行Self-Aligned(自对准) 的双重图案化技术。该技术通过Self-Aligned形成侧壁，并利用该侧壁将曝光成像的结构密度提高一倍 (将图案间距减半)。因此，SADP也称为侧壁间隔法，其工序如下：使用传统的超分辨率技术的分辨率极限是38nm，但使用SADP的极限是20nm。重复两次SADP进行的SAQP (Self-Aligned Quadruple Patterning，自对准四重成像) 可以为达到10nm 的分辨率极限，重复三次SADP 的SAOP( Self-Aligned Octuplet Patterning，自对准八重成像) 分辨率极限为5nm。然而，与双重图案的SADP工艺相比，重复两次SADP 进行的SAQP效果要差，并且其工序更加复杂，工序负荷非常高。
▍EUV曝光装置
目前，通过ArF 液浸湿式曝光 (波长193nm) 和超分辨率技术，可以制造到7nm 左右的LSI。然而，该工序变得非常复杂，EUV曝光装置 (波长13.5nm) 的正式投入使用是值得期待的。①EUV光由于直行性强，在使用玻璃透镜的透射光学系统中不能聚焦， 所以需要超高精度的多层膜镜反射光学系统。②EUV装置需要在高真空度的真空容器内进行，去除空气和水分 (EUV 光易被氧分子吸收)。因此，EUV曝光必须解决的问题堆积如山，困难重重。最近，上述问题也得到解决。从7nm工艺开始运行，并开始向5nm工艺部署。与以往的曝光方法相比，EUV曝光成像的真实度也有所提高，工序数降低到原有的 1/5~1/3，因此也有利于芯片制造成本的降低。在未来的微细化发展路线图中，EUV曝光装置光刻系统的工艺制程 (经过改进) 是单次曝光3nm，双重曝光2nm，并且三重曝光1nm的 CMOS实现也在望 (不使用双重曝光的SADP)。
《极简图解半导体技术基本原理（原书第3版）》
![]()
在半导体芯片被广泛关注的当下，本书旨在为广大读者提供一本通俗易懂和全面了解半导体芯片原理、设计、制造工艺的学习参考书。
《极简图解半导体技术基本原理（原书第3版）》以图解的形式，简单明了地介绍了什么是半导体以及半导体的物理特性，什么是IC、ISI以及其类型、工作原理和应用领域。在此基础上详细介绍了ISI的开发与设计、ISI制造的前端工程、ISI制造的后端工程以使读者全面了解集成电路芯片的设计技术、制造工艺和测试、封装技术。最后，介绍了代表性半导体元件以及半导体工艺的发展极限。
本书面向电子技术，特别是半导体技术领域的工程技术人员、大专院校的学生，作为专业技术学习资料，同时也可作为广大科技爱好者了解半导体技术的科普读物。通过本书的阅读，读者可以快速了解半导体集成电路芯片技术的全貌，同时在理论上对其原理和制造方法进行全面分析和理解，从而为实际的开发打下深厚的理论基础，为技术创新提供具有启发性的方向和路径。
![]()
![]()
![]()
![]()
![]()
★【干货】业界专家集体推荐的超经典集成电路图书《集成电路制造工艺与工程应用》50页PPT分享图文 | 吴美祎
责任编辑 | 杨琼
审核人 | 付承桂
