刘汉诚最新著作《半导体先进封装技术》入选第23届引进版优秀图书!读完这本书,我想分享关于先进封装的30个工程实践知识点

科技   2024-06-21 18:50   北京  

30个tips


1)当前半导体产业有五个确定的增长引擎(应用):
  •  移动终端;
  •  高性能计算;
  •  无人驾驶汽车;
  •  物联网;
  • 大数据(云计算)和实时数据(边缘计算)。

2)以下两种系统技术驱动端在促进五个应用快速发展:

  •  AI 

  •  5G


3)先进封装技术种类包括:

  •  2D 扇出型(先上晶)IC 集成;

  •  2D 倒装芯片 IC 集成;

  •  PoP(封装堆叠);

  •  SiP 或异质集成;

  •  2D 扇出型(后上晶)IC 集成;

  •  2.1D 倒装芯片 IC 集成;

  •  含互连桥 2.1D 倒装芯片 IC 集成;

  •  含互连桥 2.1D 扇出型 IC 集成;

  •  2.3D 扇出型(先上晶)IC 集成;

  •  2.3D 倒装芯片 IC 集成;

  •  2.3D 扇出型(后上晶)IC 集成;

  •  2.5D(C4 焊料凸点)IC 集成;

  •  2.5D(C2 微凸点)IC 集成;

  •  微凸点 3D IC 集成;

  •  微凸点芯粒 3D IC 集成;

  •  无凸点 3D IC 集成;

  •  无凸点芯粒 3D IC 集成。


4)组装工艺包括:
  •  引线键合;
  •  SMT ;
  •  有机基板倒装芯片回流;
  •  CoC、CoW、WoW 的热压键合以及混合键合。

5)超过 75% 的倒装芯片技术的应用都采用有机基板。

6)大多数倒装芯片工艺都是采用有机基板和 C4 凸点匹配毛细底部填充(capillary under-fill,CUF)进行批量回流。引脚数量可以高达 5000,焊盘节距可以小到 60μm(见图1)。

7)随着对薄芯片和薄有机基板的需求提高,基于 CUF 的带有 C2 凸点的倒装芯片小压力热压键合以及基于 NCP/NCF 的带有 C2 凸点的倒装芯片大压力热压键合正在受到越来越多的关注。基于 CUF 的小压力热压键合的 C2 凸点倒装芯片引脚数可以高达 7000,焊盘节距可以小到50μm ;基于 NCP/NCF 的大压力热压键合的 C2 凸点倒装芯片引脚数可以高达 10000,焊盘节距可以小到 30μm(见图1)。
图1 有机基板上 C4 凸点搭配 CUF 倒装芯片批量回流、有机基板上 C2 凸点搭配 CUF 倒装芯片小压力热压键合、有机基板上 C2 凸点搭配 NCP/NCF 倒装芯片大压力热压键合参数对比

8)6 面模塑PLCSP在设计、材料、工艺、制备和可靠性上的可行性上。PLCSP的RDL制备过程是在一块放置了切割和未切割晶圆的508mm×508mm面板上进行的,面板的面积是一片12in晶圆的2.25倍,是一种十分高效的工艺方法。

9)PLCSP 的 RDL 制备全部采用 PCB 制备的工艺和设备,制备成本低。

10)在制作完 RDL 后,晶圆从面板上解键合。然后进行植球、从正面半切晶圆得到切割沟槽、晶圆正面层压 EMC、晶圆背面磨削露出切割沟槽、背面层压 EMC、等离子体刻蚀 EMC 露出焊球,之后将晶圆切割成单颗的 6 面模塑 PLCSP。

11)6 面模塑 PLCSP 的失效位置发生在外侧(靠近拐角处)的焊点。失效模式是在 PCB 和焊料界面位置产生裂纹。通过比较 6 面模塑 PLCSP 焊点和普通 PLCSP 焊点的寿命(前者 958 个循环,后者 330个循环),得出结论:在 1000 组试验中,会约有 999 组试验 6 面模塑 PLCSP 的平均寿命是普通PLCSP 的 2.9 倍。

12)构建了一种与温度、时间有关的非线性 3D 有限模型,研究得出在 6 面模塑 PLCSP 的PCB 组装中,最大累积蠕变应变发生在 PCB 和焊料的界面位置。因此所有的失效都应萌生于该位置,这得到了实际热循环试验结果的失效模式验证。

13)6 面模塑 PLCSP 中焊点的失效模式从原先芯片和焊料界面转变到了 PCB 和焊料界面,原因在于 6 面模塑 PLCSP 焊点上半部分受到了 EMC 模塑的保护。

14)6 面模塑 PLCSP 和普通 PLCSP 拐角焊点的累积蠕变应变最大值基本一致。但是,在 6面模塑 PLCSP 中,这些最大值单元体积仅占焊点整体的很小一部分;且 6 面模塑 PLCSP 焊点中大部分区域的累积蠕变应变值都小于普通 PLCSP 焊点。因此可以推断,6 面模塑 PLCSP 的热疲劳寿命要长于普通 PLCSP。

15)先上晶扇出型板级封装工艺制作 mini-LED RGB 显示 SMD 的设计、材料、工艺、制造以及 PCB 组装的可靠性和可行性,该封装方法不仅产率和组装良率高,而且还具有低成本的潜在优势,采用层压 ABF 的方法取代传统 EMC 压模,实现了薄型化 SMD 封装。
16)mini-LED RGB 显示 SMD PCB 组装的可靠性通过跌落试验进行了评估,在经过 100 次跌落后仍没有发生失效。
17)通过热循环仿真的方法演示了 mini-LED RGB 显示 SMD 的 PCB 组装的可靠性。从仿真中可以发现,每个周期的最大累积蠕变应变和蠕变应变能量密度都非常小,不会引起明显的可靠性问题。
18)基于有机基板的 2D IC 集成已经在诸如 SiP 和同质集成等应用中大规模量产,并将继续广泛使用。
19)由于良率的原因,基于积层封装基板顶部薄膜层的2.1D IC集成还没有得到大规模量产。基于 EMIB(英特尔)的 2.1D IC 集成已经小规模量产。台积电的 LSI 仍处于验证阶段,预计在2021 年年中或 2022 年年初量产。
20)基于 PCB 工艺的无芯板有机转接板 2.3D IC 集成已经小规模量产。日月光计划在 2021年实现基于扇出型技术(先上晶或后上晶)的无芯板无机 / 有机 RDL 转接板的 2.3D IC 集成的大规模量产。
21)2.5D IC 集成对于高性能和高密度应用(如 HPC)非常有意义。通常无源 TSV 转接板用于支撑非常大尺寸的 SoC,如 CPU、GPU 和一些 HBM、HBM2 或 HBM2E。
22)根据台积电CoWoS路线图,无源TSV转接板的尺寸正在不断增大。2020年9月,台积电宣称他们正在开发尺寸约为 2400mm2的TSV转接板。他们的一个潜在客户正在尝试使用积层封装基板(70mm×78mm)来支撑TSV 转接板。
23)当TSV转接板的尺寸非常大时,芯片在TSV转接板上的组装和TSV转接板在积层封装基板上的组装都面临巨大的挑战(原因在于大尺寸转接板和基板的翘曲)。另外,模组在PCB上的SMT组装也是一个很大的挑战(由于模组的翘曲)。
24)当TSV转接板的尺寸非常大时,可靠性是一个大问题。芯片和转接板之间的微凸点以及转接板和封装基板之间的C4凸点的可靠性可以通过底部填充料来保证。然而,由于封装基板的尺寸问题,封装基板和PCB之间的焊点可靠性也会成为问题,可能需要在PCB上进行底部填充来解决。
25)3D IC封装是设计公司和OSAT的重要竞争领域。然而近期,一些系统制造商和晶圆代工厂也开始利用自己的先进节点半导体器件开发PoP等3D IC封装。

图2 索尼无 TSV 的无凸点混合键合芯片
26)坦率地说,3D IC集成(带有 TSV)通常由台积电等晶圆代工厂和英特尔等 IDM 进行制造。
27)只有部分方法可在器件晶圆上制作 TSV,例如 via-middle 或 via-last。同时,只有部分方法(例如,CoC、CoW 和 WoW)支持带有 TSV 芯片的堆叠,互连结构 / 材料也不多,例如微凸点或无凸点。目前,大多数器件晶圆中的 TSV 是采用 via-middle 方式制造的,组装过程通过微凸点由 CoW 键合完成。无凸点 CoW 混合键合也在逐渐受到关注。

28)工艺微缩的 SoC 将继续存在。然而只有少数几家公司,如苹果、三星、华为、谷歌,能够负担起更小的特征尺寸(先进节点)。通常他们采用这种方式是有原因的,以苹果为例,至少有三个原因:

  • 2008年4月23日,自苹果收购Palo Alto Semiconductor起,便一

    直在用大量IP构建芯片,并且与其软件开发进行紧密耦合(集成)。
  • 因为额外的芯片间互连和通信开销会带来更多的问题,将其 SoC 设

    计分解为芯粒并非那么有吸引力。
  • 世界排名第一的代工厂(台积电)是苹果的忠实合作伙伴,他们致力
    于完成苹果的产品,例如,应用处理器(A16)计划于 2022 年下半年
    采用台积电的 3nm 工艺技术制造。
29)芯粒提供了SoC的替代品(非必须),尤其是对于大多数公司无法负担的先进节点。
30)为了促进/普及芯粒异质集成,急需构建相关标准!DARPA CHIPS项目正朝着正确的方向进展。
31)对于复杂的芯粒异质集成,迫切需要电子设计自动化(EDA)工具来自动化地进行拆解、分类和设计。
32)高速和高频电路中最重要的任务是减少传输损耗,它等于导体损耗和介电损耗之和。导体损耗的解决方案是对表面粗糙度极低的铜箔使用高附着力技术,介电损耗的解决方案是在宽频率、温度、湿度等范围内使用具有优异介电性能和稳定的低 Dk 及 Df 材料。
33)对于 5G 等高速、高频应用,介电材料不仅应具有低损耗(值),以及在变化的湿度条件下具有稳定的 Dk 和 Df 值,而且还应具有低 CTE、低固化温度、低杨氏模量(<2GPa)、低吸湿率(<0.3%)、低固化收缩率(<5%)、高延伸率、高抗拉强度、长保质期、易于制造、适合组装等特点。
34)系统介绍了不同公司的各种介电材料的低损耗Dk和Df。
35)基于文献报道的Df和Dk,预测了未来五年Df和Dk的路线图分别如图 10.32 和图 10.33所示。

图 10.32 Df 未来五年路线图

图 10.33 Dk 未来五年路线图
36)与SoC相比,芯粒异质集成的关键优势在于制造过程中良率提高(成本降低)、设计过程中的上市时间短和成本降低。劣势之一是增加了封装成本。
37)工艺微缩的SoC将继续存在。芯粒技术提供了SoC的另外一种选择,特别是对于大多数公司无法负担的先进工艺节点芯片。

38)随着工业4.0的发展,SMT的自动化程度越来越高,人工成本大幅降低,人均产量也随之提升。SMT的未来趋势将会朝着高度小型化、高性能、高可靠性、高效率及环境友好的方向发展。

39)超过 75% 的倒装芯片技术的应用都采用有机基板上的C4凸点批量回流技术。基于CUF的C2凸点的小压力TCB技术正在因薄型芯片和薄型有机基板的使用而更快地发展。

40)不超过 25% 的倒装芯片应用于硅对硅、面对面或面对背键合,以及极高性能和高密度场景。由于良率问题,WoW 被限制在两个晶圆之间的键合,CoW是主流技术。互连材料 / 结构主要采用C2凸点(通过 TCB),不过无凸点结构(通过混合键合)正在得到重视。


恭喜《半导体先进封装技术》入选

由中国出版协会国际合作出版工作委员会、

中国新闻出版研究院、

出版参考杂志社联合主办的

第23届引进版优秀图书

《半导体先进封装技术》



当前半导体产业有五个确定的增长引擎,它们分别是:①移动终端,如智能手机、智能手表、可穿戴设备、笔记本电脑和平板电脑;②高性能计算(HPC),也被称为超级计算,它能够在超级计算机上高速处理数据和进行复杂的计算;③自动驾驶汽车;④物联网(internet of things,IoT),如智慧工厂和智慧医疗;⑤用于云计算的大数据和用于边缘计算的实时数据处理。
封装技术专家正在使用各种先进的封装方法如倒装芯片、晶圆级/板级芯片尺寸封装;扇出型晶圆级/板级封装;封装堆叠(PoP);硅通孔;2.1D、2.3D、2.5D以及3D IC集成;高带宽存储器(HBM);多芯片模组;系统级封装(SiP);异质集成;芯粒技术;互连桥等,以容纳(封装)面向这五类主要应用的半导体器件。
系统技术的驱动力,如5G(第五代标准宽带蜂窝网络技术)和AI(人工智能,是指任何能让计算机模拟人类智力的技术),也正在持续推动这五类半导体应用的增长。由于5G和AI的推动,半导体器件的速度不断提高、密度不断增加、焊盘节距不断减小、芯片尺寸不断增大,同时功耗也随之增加。所有这些变化都为半导体先进封装技术提供了新的机遇和挑战。
可是,对于大多数从业的工程师和管理人员以及科研工作人员而言,先进封装仍没有得到很好理解。目前无论是工业界还是学术界,都亟需一本能对当前先进封装技术进行全面讲解的书籍。本书写作的目的就是为了让读者能快速学会解决先进封装问题的方法;通过阅读本书,还可以学习到在做系统级决策时所必须具备的折中意识。
本书共分为11章,它们分别是:①先进封装;②系统级封装;③扇入型晶圆级/板级芯片尺寸封装;④扇出型晶圆级/板级封装;⑤2D、2.1D和2.3D IC集成;⑥2.5D IC集成;⑦3D IC集成和3D IC封装;⑧混合键合;⑨芯粒异质集成;⑩低损耗介电材料;先进封装未来趋势。
第1章先简要介绍了什么是先进封装。随后列出了16种不同的先进封装技术,并针对每一种先进封装技术给出一个案例。该章还简要讨论了技术驱动、半导体器件和封装三者之间的关系。
第2章介绍了系统级封装(SiP)技术及其组装工艺,如表面安装技术(SMT)和倒装芯片(FC)技术。该章首先还介绍了片上系统(SoC)的概念和系统级封装的概念,并对两者做出区分。
第3章详细介绍了扇入型晶圆级/板级芯片尺寸封装。该章分为4个部分:①扇入型晶圆级芯片尺寸封装;②扇入型板级芯片尺寸封装;③6面模塑晶圆级芯片尺寸封装;④6面模塑板级芯片尺寸封装。
第4章介绍了扇出型晶圆级/板级封装。该章分为6个部分:①扇出型(先上晶且面朝下)晶圆级封装;②扇出型(先上晶且面朝下)板级封装;③扇出型(先上晶且面朝上)晶圆级封装;④扇出型(先上晶且面朝上)板级封装;⑤扇出型(后上晶或先RDL)晶圆级封装;⑥扇出型(后上晶或先RDL)板级封装。
第5章简单介绍了2D、2.1D和2.3D IC集成,并就每一种封装技术给出相应案例。该章还简要介绍了再布线层(RDL)的概念,包括有机RDL、无机RDL和混合RDL。
第6章简单介绍了2.5D IC集成(或无源TSV转接板),并给出几个相应案例。该章还提及了2.5D IC集成的开端以及最新进展。
第7章介绍了3D IC封装(无TSV)和3D IC集成(含TSV)或有源TSV转接板以及相应的案例。该章还提及了高带宽存储器(HBM)的概念。
第8章讨论了混合键合,也介绍了Cu-Cu热压键合(TCB)、SiO2-SiO2热压键合以及室温Cu-Cu热压键合。该章还简要提及了一些混合键合技术的新进展。
第9章简单介绍了芯粒异质集成及其优缺点,还简要介绍了DARPA的COSMOS、DAHI、CHIPS和SHIP项目。
第10章系统介绍了近几年文献报道的高速高频应用中介电材料的Df和Dk性质,并首先说明了为什么5G应用中需要用到低Df、Dk以及低热膨胀系数的介电材料。
第11章介绍了先进封装技术未来趋势及其组装工艺,主要是未来半导体行业SoC和芯粒发展的趋势。该章还简要讨论了COVID-19对半导体行业的影响。
本书服务的主要对象是以下三类专业人员:①对于诸如2D扇出型(先上晶)IC集成、2D倒装IC集成、封装堆叠、系统级封装或异质集成、2D扇出型(后上晶)IC集成、2.1D倒装IC集成、2.1D含互连桥倒装IC集成、2.1D含互连桥扇出IC集成、2.3D扇出型(先上晶)IC集成、2.3D倒装IC集成、2.3D扇出型(后上晶)IC集成、2.5D(焊料凸点)IC集成、2.5D(微凸点)IC集成、微凸点3D IC集成、微凸点芯粒3D IC集成、无凸点3D IC集成以及无凸点芯粒3D IC集成等先进封装感兴趣的专业人员;②在实际生产中遭遇封装问题并想要理解和学习更多解决问题方法的技术人员;③希望为产品选择一个可靠的、创新的、高性能、高密度、低功耗以及性价比高的先进封装方法的专业人士。本书同样也可以作为有志成为微电子、光电子行业未来的管理人员、科学家以及工程师的大学本科生和研究生的教科书。
我希望在先进封装技术发展前所未有的今天,当各位在面临挑战性难题的时候,本书可以为各位提供有价值的参考。我也希望它有助于进一步推动先进封装有关的研发工作,为我们提供更多技术全面的产品。当机构或企业掌握了如何为他们的产品设计并制造先进封装技术的方法时,他们将有望在微电子、光电子行业尽享性能、功能、密度、功率、带宽、品质、尺寸以及重量多方面提升所带来的效益。我十分憧憬本书所提供的内容可以帮助先进封装的发展破除障碍,避免无效的投入,缩短设计、材料、工艺和制造的研发周期。

  

 【干货】业界专家集体推荐的超经典集成电路图书《集成电路制造工艺与工程应用》50页PPT分享
 集成电路的结构?为什么在工艺中使用等离子体?这可能是最入门级的半导体芯片制造中光刻工艺的知识讲解,零基础也能看懂!
 全是干货 | 逐步演示遥控小车仿真实例,Proteus单片机电路设计与仿真——电子设计竞赛选手必读!
 《宽禁带半导体大讲堂——宽禁带半导体器件,2024年机会在哪?》成功举办!
 【科普】1990年以来已证明和开发的主要器件结构的优势和挑战——JFET、SiC、BJT、MOSFET基础知识一文弄懂
 【干货】74页PPT详解电力电子技术核心器件的功率半导体器件
 从量子计算机的发展到自动驾驶,一口气看懂最期待的新物种——量子计算机
 2024半导体行业迎来复苏,是NVIDIA的GPU造成的“假象”?全球半导体市场的全面复苏可能会推迟到2025年

 干货丨看了这套原版PPT课件彻底搞懂集成电路——超大规模集成电路物理设计:从图分割到时序收敛 546页原版英文PPT 可免费领取

文字排版 | 吴美祎
责任编辑 | 翟天睿
审核人 | 付承桂



机工电子
机械工业出版社电工电子分社官方运营,分享半导体与集成电路相关专业知识。
 最新文章