导致半导体器件和电路的失效的机理大概有三种：热失效、电失效和电磁干扰失效。
当静电放电产生的电流通过电子元件时，会产生大量的热量。如果热量不能及时散发出去，就会导致元件温度升高，超过其承受极限，从而造成热失效。
静电放电会产生高电压和大电流，这些电压和电流可能会超过电子元件的耐压和耐流能力，从而造成电失效。
静电放电不仅会产生电流和电压，还会产生电磁场。这些电磁场可能会对周围的电子设备产生干扰，从而造成电磁干扰失效。
ESD失效机制和工艺类型、半导体器件类型、ESD事件类型、ESD事件的极性和接地参考源有关，下表给出了用于ESD网络或电路的体CMOS半导体器件的ESD失效机制案例。
CMOS半导体器件中的ESD失效机制
体CMOS器件 | 测试类型 | 极性 | 参考源 | 失效机制 |
p+/n阱二极管 | HBM | 正 | Vdd | p+扩散到STI （浅沟隔离）区下的n+/n阱接触 |
p+/n阱二极管 | HBM | 正 | Vss | 阱接触下的p+正极自对准硅化物 |
n+/p-衬底 | HBM | 负 | Vss | n+阱接触下的硅化物自对准失效 |
n阱/p-衬底 | HBM | 负 | Vss VDD | n+阱接触STI区下的n阱到n阱 |
n 沟道 MOSFET | HBM CDM | 正 | VSS VSS VSS | MOSFET源极到漏极失效 MOSFET漏极到栅极失效 MOSFET栅极电介质管脚 MOSFET栅极到漏极失效 |
p 沟道 MOSFET | HBM CDM | 负 | Vss VDD | MOSFET源极到漏极 MOSFET阱到漏极失效 |
n+电阻 | HBM | 正 | Vss | n阱接触/硅自对准薄膜失效 |
n阱电阻 | HBM | 正 | VSS | n+/n-阱接触和硅自对准薄膜 |
掩埋电阻（BR） | HBM | 正 负 | VSS VSS | 电阻输入阱接触硅自对准物 BR输入阱接触硅自对准物 |
SOI (silicon-on-insulator)工艺中的ESD失效机制与体CMOS工艺所观察到的有着明显不同。衬底区用掩埋氧化物(BOX)与半导体器件进行物理隔离。BOX区的存在极大地改变了失效模式和机制。下表给出了 SOI工艺中的ESD失效机制。
SOI工艺中的ESD失效机制
SOI器件 | 测试类型 | 极性 | 参考源 | 失效机制 |
横向SOI p+/n+二极管 | HBM | 正 | VDD | (1) p+扩散到多晶硅栅极下的nn阱接触 (2)多晶硅栅极到漏极失效 |
| HBM | 负 | VSS | p+扩散到多晶硅栅极下的n+n阱接触 |
| CDM | | VSS | 多晶硅栅极到漏极失效 |
SOI掩埋电阻元件 | HBM | 负 | VSS | BR输入到BR栅极失效 |
SOI晶片 | CDM | 正 | VSS | (1)掩埋氧化层(2)金属总线 |
下表给出了双极性工艺的ESD失效机制。在双极性工艺和双极性互补MOS(BiCMOS)工艺中，二极管的发射极和基极是对结构特征最敏感的区域。低电位ESD失效通常发生在发射-基极结中，这是由热学二次击穿造成的。另外，双极集电极到射极，基极到集电极和基极到衬底失效会在高电位下发生。
硅、锗硅合金和锗硅碳合金的ESD失效机制
双极性器件 | 测试类型 | 极性 | 参考源 | 失效机制 |
npn | HBM | 正 | VSS | （1）射极到基极结 （2）集极到射极失效 |
| | 负 | VSS | （1）射极到基极结 （2）基极到衬底失效 |
CMOS, BiCMOS, RF BiCMOS中使用的无源器件包括基极一集电极结电容二极管，超突变结电容二极管，金属-绝缘物-金属(MIM)电容和电感。无源器件出现ESD失效，取决于其在电路或芯片中的位置。无源器件可以作为ESD元件或电路网络元件。下表为无源器件的ESD失效机制的列表。
无源器件的ESD失效机制
无源器件 | 测试类型 | 极性 | 参考源 | 失效机制 |
基极-集电极结电容二极管 | HBM | 正 | | 基极-集电极结 |
超突变结电容二极管 | HBM | 正 | | 基极-集电极结 |
MIM电容 | HBM | 正 | | 栅极电介质 |
电感 | HBM | 正 | | （1）电感线圈立交 （2）电感线圈 （3）电感到衬底电介质失效 |
下表列出了 p型GaAs的ESD失效机制。表中给出了GaAs MESFET的失效机制。GaAs失效机制发生在GaAs器件中的物理GaAs薄膜和互连材料（如AuNiGe薄膜）中。GaAs 异质结双极性晶体电（HBT）在射极-基极区域是敏感的，这与硅双极性晶体管类似。另外， ESD事件对于无源元件的损害很大。以下是部分GaAs失效机制的列表。
p型GaAs的ESD失效
GaAs | 测试类型 | 极性 | 参考源 | 失效机制 |
MESFET | HBM | 正 | | （1）栅极到漏极 （2）栅极到源极 （3）冶金结 |
| | 负 | | （4）栅极到漏极 （5）栅极到源极 （6）冶金结 |
HBT | HBM | 正 负 | | （7）发射极到基极 （8）发射极到基极 |
ESD失效会发生在半导体芯片设计所必需的任何结构中。下表总结了这些失效机制。ESD失效可以发生在“无连接的焊盘”，浮置焊盘、感应焊盘、金属总线、可编程功率焊盘、 去耦电容和其他集成元件中。下表为半导体芯片中不同类型失效机制的列表。
半导体芯片架构中的ESD失效机制
结构器件 | 测试类型 | 极性 | 参考.源 | 失效机制 |
无连接的焊盘 | HBM | 正/负 | | （1）ILD破裂 （2）金属挤压 |
浮置焊盘 | HBM | 正/负 | | （1） ILD破裂 （2）金属挤压 |
VDD感应焊盘 | HBM | 正 | | （1）金属互连失效 （2） ILD破裂 （3）金属挤压 |
可编程VDD焊盘 | HBM | 正/负 | | （1） n沟道 MOSFET |
金属总线 | HBM | 正 | | （1）金属融合 （2） ILD破裂 （3）融合的LD |
去耦电容 | HBM | 正 | | 栅极介电质 |
ESD 失效机制是一个复杂的问题，涉及到静电物理学、电子学、材料科学等多个领域。了解 ESD 失效机制的类型有助于提前有效的预防，可以有效地减少 ESD 对电子设备的损害，提高电子设备的性能和可靠性。
