不经意间，小禾课堂的 ESD 系列已然来到了第七期。在本期中，我们将深入探讨 ESD 器件的snapback 特性。
先买个关子，在说snapback是什么之前，先讲一下电路的保护。通常情况下，电路中的保护电路分为两种，即 ESD 保护电路和 Clamp 电路。ESD 保护电路主要负责确保内部电路不受引脚静电的影响；而 Clamp（钳位电路）则用于保护电路，防止因直流供电过高而导致芯片被击穿。因此，ESD 保护电路既要抵御正向静电，又要防范负向静电。相比之下，钳位电路通常只需防止正向 Supply Voltage 过高引发的击穿问题即可。
二极管是一种极为出色的限流及泄放静电电荷的器件。其典型的特性曲线如下：当正向电压超过 Uon 后，晶体管的 I-V 特性呈指数变化。在反向电压较小时，器件处于截止状态，仅有微弱的反向电流 Is。然而，当反向电压超过 Ubr 后，晶体管会反向击穿，电流急剧增大。所以，无论正向还是反向，二极管都具备 ESD 保护特性。不过要注意，正向时不能影响电路的直流状态，否则会引起漏电或者发生逻辑错误。
尽管存在多种 ESD 保护器件，但每一种保护方式都存在相似之处。例如，我们经常使用的片外 ESD 保护器件 ——ESD 瞬态电压抑制器（TVS）二极管是与芯片端口并联连接的。当节点上的电压超过某一阈值时，TVS 二极管便会导通，从而对芯片组起到保护作用。
当集成电路遭受静电放电（ESD）时，放电回路的电阻通常极小，以至于无法有效限制放电电流。放电回路的电阻近乎为零，这会导致瞬间放电尖峰电流高达数十安培，并流入相应的 IC 管脚。这种瞬间产生的大电流会对 IC 造成严重损伤，局部发热产生的热量甚至可能使硅片管芯熔化。
ESD 对 IC 的损害还表现在多个方面，内部金属连接可能被烧断，钝化层可能遭到破坏，晶体管单元也有被烧坏的风险。此外，ESD 还会引发 IC 的死锁（LATCHUP）现象。这种效应与 CMOS 器件内部类似可控硅的结构单元被激活有关。高电压能够激活这些结构，进而形成大电流信道，通常是从 VCC 到地。对于串行接口器件而言，死锁电流可高达 1A，而且该电流会一直持续，直至器件断电。然而，到那时，IC 通常早已因过热而被烧毁。
为了解决传统ESD二极管保护中出现的问题，带有 snapback（中文可译为 “回跳”）ESD 器件应运而生。特性如下所示，它展现了 ESD 器件的 I-V 特性。虽然绘制在同一张图中，但必须用时间轴的概念或分段表述的方式来进行说明：初始阶段，ESD 器件的阻抗很大，随着电压的增加，电流仅有略微上升。当电压达到特定触发电压时，会触发器件（对应下图中的 Triggering），器件会出现短暂的负阻现象，最低电压会达到 Holding 阶段。随后，电流会突然急剧上升，电压也跟着上升，出现 “回跳” 现象。当电流持续增大，达到极大值后会导致器件再次出现 Breakdown。
当静电电压达到触发值后，电流急剧上升，能够迅速将静电能量泄放掉，从而保护集成电路免受高电压的损害。回跳现象本身在一定程度上能够起到自我保护的作用。当电流急剧上升后出现回跳时，可能是结构内部的某些物理机制在起作用，以防止电流过大而损坏自身。在可控硅整流器（SCR）结构中，回跳现象可能与内部的载流子注入和复合过程有关。当电流过大时，这些过程会自动调整，从而限制电流的进一步增加，保护 SCR 结构不被损坏。
由于没有回跳现象等特殊的保护机制，不带回跳的 ESD 结构在面对过大的静电电流时可能更容易损坏自身。当静电电流超过其承受能力时，齐纳二极管可能会被击穿而无法恢复，需要更换新的器件才能使电路正常工作。
在现代的纳米级集成电路中，晶体管的工作电压越来越低，需要 ESD 保护结构能够在较低的电压下就开始发挥作用，以避免静电对晶体管造成损坏。由于其特殊的电流 - 电压特性和触发机制，设计和制造具有回跳型 I - V 特性的半导体结构通常比不带回跳的结构更加复杂。这需要更精确的工艺控制和更复杂的电路设计，从而增加了成本和设计难度。在集成电路制造过程中，需要对半导体材料的掺杂浓度、结构尺寸等参数进行精确控制，以确保回跳型 I - V 特性的稳定性和可靠性。
具有回跳型 I - V 特性的半导体结构在静电放电（ESD）保护设计中具有极高的应用价值。ESD 保护结构能够有效保护集成电路，使其免受寄生静电放电的损害。
