DDR5是新一代计算机内存规格，DDR5全称是“Double Data Rate 5 Synchronous Dynamic Random - Access Memory”，即第五代双倍数据速率同步动态随机存取存储器。
1. “Double Data Rate”（双倍数据速率）
• 这是DDR系列内存的关键特性。DDR内存能够在时钟周期的上升沿和下降沿都进行数据传输，相比传统的SDRAM（同步动态随机存取存储器）只能在时钟周期的上升沿传输数据，DDR内存的数据传输速率理论上是同频率SDRAM的两倍。
DDR5延续了这一高效的数据传输方式，并且在频率等方面有了进一步提升。
2. “5”（第五代）
• 表示它在DDR系列内存中的代数。DDR5是在DDR4的基础上发展而来的，相比DDR4有许多技术改进和性能提升。
如更高的频率、更大的带宽、更低的功耗以及更高的存储密度等诸多优势，使其能够更好地适应现代计算机系统对内存性能的高要求。
3. “Synchronous Dynamic Random - Access Memory”（同步动态随机存取存储器）
• “同步”意味着内存的工作与系统时钟同步。内存控制器通过时钟信号来协调内存芯片的读写操作，这样可以保证数据传输的准确性和高效性。
• “动态”是指内存的存储单元是基于电容存储电荷来保存数据的。由于电容会漏电，所以需要定期对存储单元进行刷新，以维持数据的存储状态。
• “随机存取”表示可以在任意时间访问内存中的任何存储单元，而不需要按照特定的顺序进行访问，这为计算机系统灵活地读取和写入数据提供了便利。：
制造工艺
• 光刻技术：如SK海力士2024年开发的第六代10纳米级（1c）工艺的16Gb DDR5 DRAM，光刻精度不断提高，能在更小的芯片面积上集成更多的晶体管和存储单元，提升内存容量与性能.
• 蚀刻工艺：精确控制蚀刻的深度和宽度，形成更精细的电路图案，实现存储单元和控制逻辑电路等不同结构的制造，保证内存芯片内部结构的准确性和稳定性。
• 掺杂工艺：通过精确控制杂质的注入剂量和位置，调整半导体材料的电学性能，形成P型和N型半导体区域，制造出具有特定性能的晶体管等器件，确保内存芯片的正常工作和性能表现。
• 多层布线工艺：利用绝缘层和金属导线的交替堆叠，实现内存芯片内部不同层次之间的电气连接，增加布线密度，减少信号传输延迟，提高内存的工作频率和数据传输速度。
优点
• 高性能：起始频率4800Mbps，高端产品可达8400Mbps以上，数据传输速度快，能满足人工智能、大数据分析等高算力需求.
• 大容量：单条内存模组最大容量可达512GB，单颗内存Die最大容量从DDR4的16Gb提升到64Gb，可应对海量数据存储与处理.
• 低功耗：工作电压从DDR4的1.2V降至1.1V，降低约20%的功耗，节能效果显著，利于笔记本等设备续航.
• 高可靠性：引入On-die ECC纠错机制，可检测并纠正单比特错误，降低数据出错风险，提高数据准确性和系统稳定性.
• 高数据传输效率：双32位寻址通道设计，将64位数据带宽分为两路32位可寻址通道，提高内存控制器数据访问效率，减少延迟.
发展历史
• 2017年6月，JEDEC宣称下一代内存标准DDR5将亮相，并预计2018年完成最终标准制定.
• 2017年9月22日，Rambus宣布在实验室中实现完整功能的DDR5 DIMM芯片，预期2019年量产.
• 2018年10月，Cadence和美光公布DDR5内存研发进度，计划2019年年底量产.
• 2020年8月中旬，JEDEC协会正式公布DDR5标准，起步4800Mbps，未来可达6400Mbps.
• 2020年10月，SK海力士正式发布全球第一款DDR5内存.
• 2021年，嘉合劲威率先布局DDR5内存模组，阿斯加特发布首款DDR5，嘉合劲威首批DDR5内存条量产下线.
• 2022年10月，HKEPC拿到十铨DDR5-7800内存条，是当时已发布的最高DDR5内存频率.
• 2023年5月18日，三星电子宣布其12纳米级工艺技术的16Gb DDR5 DRAM开始量产.
• 2023年11月28日，长鑫存储推出国内首款自主研发生产的LPDDR5 DRAM存储芯片.
• 2024年8月29日，SK海力士宣布成功开发出采用第六代10纳米级（1c）工艺的16Gb DDR5 DRAM.
制造厂商
• 国际厂商：三星、SK海力士、美光等存储巨头率先推出多款DDR5产品，并针对不同应用场景优化.
• 国内厂商：长鑫存储2023年推出LPDDR5 DRAM存储芯片，并量产DDR5芯片，打破海外垄断；此外，福建晋华也在内存芯片制造领域有所发展.
DDR5内存的工作原理：
数据传输
基于双倍数据速率技术，在每个时钟周期的上升沿和下降沿各传输一次数据，使数据传输速率大幅提升。其起始速度为4800MT/s，远高于DDR4的最高速度3200MT/s，未来有望达到更高.
数据预取
支持16n预取，相比DDR4的8n预取，能在每个时钟周期内预取更多数据并传输至内存控制器，提高内存效率和性能.
存储单元读写
存储单元由晶体管和电容器组成，晶体管用于访问和读写，电容器用于存储数据。写入数据时，字线施加电压使晶体管打开，位线传入电压改变电容器电压完成写入；读出数据时，字线激活使电容器与位线连接，感测放大器检测位线电压变化并放大，将数据发送至CPU.
通道架构
采用双32位寻址通道设计，将64位数据带宽分为两路32位可寻址通道，提高内存控制器数据访问效率，减少延迟，提升系统性能.
功耗管理
工作电压从DDR4的1.2V降低到1.1V，并引入更精细的电源管理机制，如片上电压调节器等，降低系统功耗的同时提高能效，增强信号完整性和稳定性.
错误检测与纠正
虽ECC不是强制要求，但增强了此功能，可检测并纠正单比特错误，提高数据完整性和系统可靠性，降低数据出错风险，适用于对数据准确性要求高的场景.
参考资料：
1.https://m.elecfans.com/article/6361116.html?webview_progress_bar=1&show_loading=0
2.https://blog.csdn.net/flomingo1/article/details/138501997?webview_progress_bar=1&show_loading=0
3.https://m.baike.com/wiki/DDR5/7105183?baike_source=doubao&show_loading=0&webview_progress_bar=1
