本文选自知识星球，同时星球还有分享自己编写的 3万字-129页的低功耗技术合集 精编版，更多干货知识以及后端笔记、视频教程等，欢迎加入星球进行查看。
《低功耗设计技术--Multi-Bit Flip-Flop
(MBFF，多比特寄存器)技术》
随着芯片规模的增大以及工作频率的提升，数字电路中时钟树以及寄存器Clock pin上消耗的功耗越来越高，如果想降低上面的功耗，除了用前面讲过的门控时钟技术或者XOR自门控技术之外，还可以采用另一个MBFF技术。主要思想就是将多个单比特寄存器根据某个原则合并成一个Cell，在内部共享它们的时钟路径，从而降低动态功耗，此外还有一些Hold和Congestion上的优点。
下面左图就是我们平常所看的single bit register（这里还带了扫描端），而dual bit register就是将2个寄存器进行合并（Merge）变成一个大的标准单元DBFF（Dual Bit Flip-Flop），此外还有4 bit register。常见的就是2 bit以及4 bit的MBFF(Multi-Bit Flip-Flop)，再大的话可能意义不是特别大，PPA不一定有太大收益。
MBFF Merge的方式比较多，要看Foundary具体提供了哪种形式的，比如是共享CLK和SE pin以及扫描链的，此外还有共享CLK和SE pin的等等，如下图所示：
如果它是由两个scan flip-flop Merge到一起的，且只有一个SI SO端口的DBFF，那么dual bit register就会少CLK、SE、SI端口，此外还减少了PR的外部绕线。
如果是共享CLK和SE pin的DBFF，那么会少CLK、SE端口。
这种端口以及绕线的减少，可以减小芯片的Congestion。
优点：
1、不用对设计做什么大的改动，能有效降低时钟树Buffer个数，降低动态功耗；
2、优化了Congestion；
3、如果用的是那种2bit merge到一起的，但是只有一个SI SO端口的Cell，那么内部的Q和SI的scan chain的hold timing是天然满足的，不用添加额外的Buffer。
例如两级Latch形成的reg中间的hold也是天然meet的，不用加额外的Buffer去修hold。
4、面积的节省，由于MBFF的Merge，寄存器的面积有微量的减小，此外Clock Buffer的数目也减少了，因此面积可能会有所减小。
5、Latency可能会减小，由于Clock Buffer的减少，Tree的缩短，Clock latency/Skew可能会减小。
缺点：
......
效果与数据展示：
......
完整内容见知识星球原文：
https://t.zsxq.com/UUIG7
星球简介
低功耗设计技术总结 - 3万字，129页 IR drop的分析与修复总结 - 4.3千字，20页 数字后端理论及实践-ICC干货笔记 - 11万字，423页 数字后端理论及实践-Innouvs教程（第4版）- 5.7万字，316页 ICC2教程-星球精编版 - 2万字，125页 数字后端理论及实践-Innouvs教程（第5版）- 11.8万字，635页 面试笔试题整理 面试笔试经验分享（第1版）- 1.6万字，48页 面试笔试题整理 面试笔试经验分享（第2版）- 2.3万字，87页 ICC2 ICC与Innovus的命令对照（第1版） Tcl与DesignCompiler教程（第1版）- 6.1万字，183页 DRC规则讲解、DRC的检查与修复（第1版）- 7.3千字，26页 Congestion的分析与修复专题（第1版）- 1.2万字，41页 Perl-Tk教程（第1版）- 1.6万字 73页 星球精华推文分类整理合集（第1版）- 1.8万字，75页 星球精华推文分类整理合集（第2版）- 4.4万字，160页 面试笔试题整理 面试笔试经验分享（第3版）- 2.7万字，96页 星球精华推文分类整理合集（第3版）- 6.6万字，240页 时序分析与sdc专题笔记（第1版） - 3.1万字，115页 星球精华推文分类整理合集（第4版）- 8.4万字，296页 面试笔试题整理 面试笔试经验分享（第4版）- 3.2万字，103页 更多教程、笔记持续更新中。。。
