国家杰青，复旦大学，Nature Communications！
文摘
2024-11-15 19:30
青海
![]()
随着高性能计算需求的不断提升，现代计算机架构逐渐呈现出深层次的内存层级结构。为了弥合高速处理单元（如CPU和GPU）与相对较低速度的主存（动态随机存取内存，DRAM）之间的差距，缓存内存被插入处理单元与DRAM之间，从而减少数据访问时间和降低延迟。随着高性能计算机系统对大容量缓存的需求不断增加，传统的六晶体管静态RAM（6T-SRAM）缓存虽然与逻辑工艺兼容性良好，但在集成密度和功耗方面存在明显的不足，因此，学术界和工业界正在开发新的技术以实现大容量缓存。当前，AMD、英特尔、台积电、三星和IBM等公司通过不同方式推动缓存技术的发展。例如，AMD推出了3D V-cache技术，通过堆叠SRAM芯片来实现大容量的三级缓存，而英特尔等则采用了嵌入式DRAM（eDRAM），通过1晶体管/1电容结构（1T1C-DRAM）来提高集成密度和降低功耗。然而，1T1C eDRAM由于充电共享操作和附加电容的需求，存在电压缩放受限、破坏性读取以及电容制备复杂等问题。为了解决这些问题，增益电容eDRAM（GC-eDRAM）成为了一种备受关注的技术。GC-eDRAM结合了2至4个晶体管以实现读、写和随机访问功能，其工艺与CMOS逻辑工艺完全兼容，且在集成密度上优于6T-SRAM。然而，由于GC-eDRAM的数据直接存储在存储晶体管的栅电容中，随着晶体管尺寸的缩小，存储电容减小，写晶体管的关断电流因短沟道效应（SCEs）增加，导致GC-eDRAM的数据保持时间显著下降。在先进技术节点下，GC-eDRAM面临着数据保持时间过短的挑战。为了应对这一问题，研究者们提出了使用宽带隙半导体，如氨基氧化物半导体（AOS）作为通道材料，AOS能够有效降低晶体管的关断电流，从而大幅延长数据保持时间。然而，AOS材料的载流子迁移率较低，导致晶体管的开启电流（ION）降低，从而影响感应边际。最近，复旦大学周鹏（国家杰出青年科学基金获得者）、包文中、万景团队在GC-eDRAM研究中取得了显著进展。该团队设计并制备了一种异质GC-eDRAM，结合了硅（Si）和二硫化钼（MoS2）材料，成功解决了短数据保持时间的问题，并进一步提高了GC-eDRAM的集成密度。作为一种广泛研究的二维过渡金属二硫化物（TMDs）材料，MoS2具有原子层厚度、接近传统硅的材料特性、低的关断电流以及较为成熟的晶圆级生长工艺等优势。因此，MoS2材料在先进CMOS、光电子学和人工智能等领域具有广泛应用前景。此外，MoS2与硅技术的结合，通过低热预算和堆叠特性，为三维集成提供了一种新的途径。通过硅和MoS2材料的异质集成，该研究成功实现了Si-MoS2异质GC-eDRAM，其数据保持时间达到6000秒，感应边际为35μA/μm，较传统硅和MoS2 eDRAM分别提高了1000倍和100倍。同时，Si-MoS2异质GC-eDRAM的访问时间仅为5ns，完全满足高速缓存应用的要求。该技术展示了在大容量缓存领域的巨大潜力，有望突破现代高性能计算机系统的瓶颈。通过将MoS2堆叠到硅晶体管上，利用后端线路（BEOL）工艺，该团队还展示了三维Si-MoS2 eDRAM的集成，进一步提高了集成密度。凭借长时间的数据保持、较高的感应边际、快速的访问速度和高集成密度，Si-MoS2异质eDRAM预计将彻底革新大容量缓存技术，并推动现代高性能计算机系统的进步。👉 点击左下角“阅读原文”，即可直达原文！💖
