最近关于某9000S的芯片工艺解析似乎有了一些数据，正好用之前习得的算法计算了一下工艺密度，目测从密度上似乎就是N+2，所以特别整理一下数据。需要声明的是，本次计算仅针对看到的可能非常不靠谱的数据（N+2是基于下面某图公开数据算的，是否是真的不确定，如果图被夹了参考文字）。
某厂的14nm是确定已经量产的，不过因为你懂的原因又从官网撤下了。根据之前我就检索的信息，这个14nm的密度在官方宣传里是30MTr/mm2。这是我们的基础信息。
互联网消息 搜搜就能搜到
关于N+1，似乎并没有什么特别的信息，只是根据新闻稿中的数据相比于14nm，逻辑部分面积减小63%（2.7倍密度提升），性能提升20%，功耗降低57%。那么可以看出来，密度提升了2.7倍到81MTr/mm2。
对应的N+2，性能相对于14nm提升35%，功耗降低50%，逻辑面积减小70%。如果直接算的话，密度正好达到100MTr/mm2。
根据最近的消息，某9000S的工艺是一个40nm MMP 6T库，63CGP，SDB设计的工艺（关于SDB COAG是什么请参考这里工艺百科-Intel 10nm篇：疯狂到极致就是翻车），那么简单假设下Cell Hight就是6T*40nm=240nm, 根据计算公式计算得到密度大约是97.47MTr/mm2，那么考虑到其中各种误差，这个数值基本上就是N+2的密度。而且更有意思的是，N+2因为有SDB这个DTCO技术可以增加密度，如果我们把SDB这个因素给忽略了，那么可以计算得到密度是82MTr/mm2，基本也和N+1一样。考虑到N+1和N+2在密度上差异小，且功耗N+2反而更高（按照上面按个消息），那么个人猜测N+2有是N+1的SDB版的可能。所以对于9000S的工艺，似乎真的就对上了N+2。
而对于40nm的MMP而言，SATP或者SAQP应该是有的。
扫描二维码
关注&加群
MebiuW
点亮 ，告诉大家你也在看
