时至2024年，主要面向移动端（PC & 手机 & Pad）设计的SoC 都已经全面普及了大小核这个刷分神器，在高性能的桌面端，Intel 也早早就上了大小核。这时候，很多人是不是在想既然大小核设计那么容易刷分，为什么AMD迟迟不在高性能桌面端上大小核，不让Intel靠这个技术在多核跑分上游刃有余？
其实问题的答案非常简单，AMD引以为豪的“同构大小核”技术在这方面实在是鸡肋。
AMD的方案到底是不是大小核技术？
AMD的Zen 5是Classic核心，Zen 5c是Dense 核心。一直以来很多人都不太认可将Classic+Dense的组合看做大小核技术。但AMD现在的方案已经实质上构成了大小核，因为只要一个芯片上不同核心的性能可以出现明显的性能区分，那么就可以看做事实意义上的大小核。
纵观AMD Zen 4+Zen4c，以及Zen 5 + Zen5c两代的表现，我们都可以看到经典Classic核心在频率上限是远高于Dense核心的，并且这种差异并不是由于简单的体质差异造成的，因此我们已经可以将这个方案看成事实意义上的大小核了。除此以外，如果我们只看面积，其实也能看出来二者也存在大小之分。
所以AMD和Intel大小核真正不同的地方在于“同构”和“异构”的差别。Intel这边是采用Core 核心+ Atom核心搭配形成的异构大小核，所以说他是大小核一般不会有反对的人。AMD 这边一直强调和Diss Intel的则是“同构”（大小核），而不是直接去否认自己不是大小核。因此，这个问题没有什么争议，AMD现在的APU就是大小核的产品，更加具体一点则是“同构大小核”。
大小核设计的投入产出比ROI
同构大小核设计并不是只有AMD在用，但是真的把同构大小核当做主菜的也就只有AMD。
在ARM移动端处理器中早就出现了同样微架构搭配不同实现的前例。例如高通855 865都有一个核心是采用HP库制造已获取更高的性能，联发科的天玑9300，高通的8 Gen 3中也都有同架构但还是频率L2不同的前例。但不管怎么搭配选择，这些移动SoC最主要的大小核搭配也都还是异构的，不会仅使用一个微架构的不同物理实现来构成整个CPU。
“大小核”之所以有市场，除了利于功耗控制以外最重要的一点就是实现更高的性能密度。简单来说就是，在同样的CPU面积预算之下，如果将大核心替换为小核心，那么是否能带来明显更高的性能？对于Intel的异构大小核来说，这个特性毫无疑问是满足的。在12-14代中，一个Raptor Cove/Golden Cove核心能够置换3个多Gracemont小核心。虽然一个Gracemont小核心很菜，但是四个Gracemont凑一起多核性能差不多能赶上两个大小核心。所以粗糙一点说，目前在12-14代中，Intel的异构小核心的投入产出ROI保底是1.5，也就是一个大核心的成本拿去做小核心，至少带来1.5倍于大核心的性能。
“同构大小核”的鸡肋ROI
介绍完小核心的ROI后，我们就可以抛出AMD无法在桌面高性能做同构大小核的原因了那就是“同构大小核的ROI不够”。
AMD的Classic 和 Dense核心采用基本上一样的核心设计（包含L2）, 主要差别在于物理实现的不同。Dense核心牺牲目标频率换取更加小的面积。根据AMD的数据，Zen 4c比起Zen 4减小35%的面积，而Zen 5c对比Zen 5c则是25%的面积。
可以看到AMD的Dense核心相比于Classic 核心的面积缩减其实并不大，所以AMD的小核设计里还有非常重要的一个环节就是砍L3的面积。比如在Zen 4c的CCD中AMD整整砍掉了一半的L3，每个核心2M L3。而在最新的Strix Point中则更是桑心病况的将Zen 5c核心砍到了1M。我对小核心有更少的L3没什么意见，这是非常合理的。 我想说的是，其实大核心也可以搭配更小的L3来提升密度，这是很重要一个前提。
在Zen 4这一代中，Zen 4的设计没有进行太多高密度设计，因此从Zen 4 + 4M L3到 Zen 4c+ 2M L3，面积几乎缩小一半，这里我们粗略认为1个Classic 能换 1.8个Dense吧。但是到了Zen 5这一代中AMD显然给了Zen 5更高的密度设计，导致了Zen 5c的面积根本压不下来（前面有25%的数据）。
所以当我们落地到Strix Point会发现，Zen 5c这回在砍的更狠的情况下，8个Dense核心的面积仍然大于4个Classic 核心。这里我也嫌麻烦，就依旧按照一个Classic 换 1.8个Dense 来算吧。
随后，同构大小核的核心问题来了，频率上不去！
在具体的产品中，Dense频率最高的情况大概是这样：
在Ryzen 8500G中，Zen 4的最大单核频率是5G，Zen 4c是3.7G。
在HX 370中，Zen 5的最大单核频率是5.1G， Zen 5c是3.3G。
可以看到说Dense核心虽然面积缩了下去，但是每一个地方透露出来的Dense频率都是大幅下跌，AMD产品上并没有任何能证明Dense核心频率能足够高的。那么在桌面端Zen 5上，Classic核心的全核频率上限保守算个5.4G左右吧，Dense核心全核频率算个3.7G吧，那么可以得到Classic 的频率高了1.46X。
那么最终，我们可以大致算一下AMD如果在高性能的CPU上Zen 5c，小核心多核跑分ROI算下来也就1.23X。如果是按照面积1:1的配置（8 Classic + 16 Dense），那么对比老方案（8 Classic + 8 Classic）的多核跑分提升也就10%出头了，这样大费周章真的值么？
CCX设计+工艺问题
除了AMD同构小核心设计本身的多核ROI以外，这一代Zen 5c CCD的设计也注定了AMD不可能在桌面用上Zen 5+Zen 5c。
其一，无论CCD上几个核心AMD的一个CCX只有8个核心，并且CCX之间的通信必须要走IF总线。而目前AMD到目前的消费级IOD上只有两个GMI，并不能很好的连接这个方案中的三个CCX，Zen 5c CCD必然要复用一个GMI，不一定能在消费级IOD上实现。
其二，Zen 5c的CCD是用台积电N3E打造的，尺寸是细长型的，Ryzen 的AM5也不一定能封装进去。
总结：AMD 小核的意义
虽然我巴拉巴拉说了一堆AMD Dense核心在高性能端的问题，但是不能否认Dense核心有他的价值。
正如之前说到的，Dense核心的好处是能缩小面积，坏处是会降低频率。那么如果是在非高性能桌面环境，频率本来就上不去的服务器端，那么Dense核心的缺点就可以完全被屏蔽，只剩下优点。服务器这里的CPU频率睿频最高3.X，很多场景在3G上下徘徊，正好处于Dense核心的甜点区间，能给那些不需要大L3和高频的场合提供更高性价比的产品。在移动端因为散热的限制Dense也有价值，但是前提是Classic的核心数量足够保证基本需求。
说白了，AMD现在一心朝着数据中心市场，对于消费级来说就是能用上什么用什么。AMD的X3D、Dense核心、Chiplets等设计思想都是一心为了数据中心的。在消费级这边，APU方面AMD还稍微上心单独造一个芯片，多少有些优化，而高性能的桌面纯粹就是造个IOD来捡EPYC剩下的用..... 不用指望AMD能专门给一个高性能桌面好用的大小核方案，除非凑巧。
扫描二维码
关注&加群
MebiuW
点亮 ，告诉大家你也在看
