引言
虽然我们早已了解阻抗控制在PCB设计中的重要性，但随着频率的增加、信噪比（NRZ到PAM4）的降低以及器件尺寸的不断减小，传输线阻抗控制不佳对信号完整性的影响越来越明显。
Alex Knowles
任RoBAT公司R&D经理。
影响PCB阻抗的因素
显然，关键因素包括走线宽度/间距、铜厚度、介质、叠层、玻纤编织、布线设计，以及通孔放置。有许多产品可以仿真和简化这一过程，但理论仿真和实验测量是两种不同的方法。现在，我们必须超越我们理想的设计，将其投入生产。
所有PCB制造商都各自有方法来改良其流程，以达到所需的受控阻抗规格。开始考虑PCB制造中的技术和工艺时，清单似乎无穷无尽：蚀刻、高层数、特征图形密度、压合、层间对位、材料存储及材料涨缩……
因此，这些制造流程能在多大程度上与原始设计相匹配，结果又与实际设计相匹配？正如爱因斯坦所说，“理论是除了提出它的人之外没有人相信的东西；实验是除了提出实验的人之外，每个人都相信的东西”。
为了进行调查，RoBAT分析了4640块小尺寸PCB的阻抗：58块在制板，每块在制板有80块PCB（5列乘16行）；每块PCB有32个差分对（88Ω±8%）；顶部16个，底部16个；间距为0.65mm，长度为10mm。
以上为广告，与正文内容无关
附连板测试一直是PCB阻抗验证的实际测试方法，所有58块在制板都具有合格的附连板阻抗——但附连板阻抗真的代表了整个在制板上每块PCB的每个信号吗？它能经受住现代SI阻抗要求的审查吗？
我们通过测量所有这些信号（148480个差分对）并分析在制板上的阻抗分布来测试是否能满足这一要求。
使用SCARA-TDR-M，这项任务并不像听起来那么艰巨。它能够同时测量多达12对差分对（4.2s/PCB，341s/在制板），足以跟上PCB制造生产的速度。
图1：阻抗不连续实例（来源：SiGuys 2023 DesignCon）
定制模块直接连接到TDR测量单元，为DUT上的TDR信号提供最快的上升时间——小于15 ps。
快速的上升时间对于观察阻抗不连续至关重要，且对于10 mm的短走线尤其重要。上升时间大于15ps的典型TDR探测测量甚至看不到走线，更不用说能够测量稳定的阻抗了。
图2:RoBAT TDR信号路径
表1: IPC中关于TDR系统分辨率的数据
深入分析数据
总体而言，58个在制板的阻抗测量值都遵循正态分布，但集中在82.25Ω左右，几乎都倾斜到88Ω标称值±8%公差范围（80.96~95.04 Ω）的低值部分。
很明显，阻抗一直很低，需要调整设计，但还能从这些丰富的数据中收集到其他信息吗？
以上为广告，与正文内容无关
最高产量的在制板合格率为94%，其中有5块PCB失效；在样品中，没有一块在制板上100%PCB都合格通过。
情况变得越来越引人注意，因为开始显示出一些明显的高阻抗和低阻抗空间依赖性。如果对所有在制板进行标准化处理，会是什么情况？
是什么导致了阻抗的不规则分布？这就像在制板上的压合力不均匀一样简单吗？
图3：当6σ值超过10Ω时，它们将不符合±8%公差。有了这种变化，即使它在标称值上完全分布，也很难保持100Ω±10%公差。
可能无法解释根本原因，如果没有100%的阻抗测试覆盖率，我们根本不会知道这个问题。在这种情况下，RoBAT的测量仅因阻抗就可以拒受70%的PCB。
图4：58个在制板样本中的所有阻抗测量值的热图
图5：在单个在制板中良率从94%到2.5%？如果观察3个连续的在制板，会发现面板与面板之间出现了大约6 Ω的阶跃变化，然后又回升
图6：如果没有获取到这些面板之间发生的具体工艺步骤的信息，很难想象为什么阻抗会出现这样的阶跃变化，然后又发生逆转。这个问题我们将留给制造工厂来解释。
图7：整个在制板上发生的事情远不止这些。如果我们将热图更改为单块在制板测量值，查看6σ的最高值，发现是37号在制板。
图8：从左下角到右上角，整个在制板上都有一条较低阻抗的对角线带。这与其他热图图中已经看到的±6Ω阶跃变化无关。
不出所料，大多数合格在制板的读数都很高，这意味着这些值处于更早直方图的高端。接着就能看到最低的良率。28号在制板于范围的另一端，良率为2.5%，令人遗憾。
当每条单独走线的阻抗都很关键时，能否仅仅依靠附连板的仿真和测量？我想我们都会同意，这一定不是信号完整性的最重要之处——尽管我相信爱因斯坦会相信。
也许现在，有了快速、精确、高规格的TDR自动测试设备，可以完成PCB设计的反馈回路，将整个在制板上重要阻抗KPI的制造和测试紧密联系起来，就可为下一代高速PCB和信号完整性挑战做好准备。
以上为电子首席情报官合作伙伴（部分）
排序不分先后
