【收藏】半导体术语大全

文摘 2024-12-07 21:06 湖北

若您对半导体/光器件/光模块/光纤通信等感兴趣

欢迎关注我们！

介绍了制造、设计、测试和封装过程中常用的半导体相关术语。

制造

TAPEOUT（TO）：流片，指提交最终GDSII文件给Foundry工厂做加工。

FULL MASK：全掩膜，即制造流程中的全部掩膜都为某个设计服务。

MPW（Multi Project Wafer）：多项目晶圆，即多个项目共享某个晶圆，也即同一次制造流程可以承担多个IC设计的制造任务。

MPW就是和别的厂家共享一张掩模版，而FULL MASK则是独享一张掩膜版。如果芯片风险比较高，则可以先做MPW，测试没有问题，再做FULL MASK。

Foundry：晶圆厂，专门从事芯片制造的厂家，对应的就是fabless，就是设计厂家，就是没有晶圆厂。

Wafer：晶圆。

Die：晶圆切割后，单个芯片的晶圆，这个需要加上封装好的外壳才能能变成芯片。

Chip：最后封装后的芯片。

Bump：凸点，在wafer表面长出凸点（金，锡铅，无铅等等），多用于倒装工艺封装上，也就是flipchip。

Mask：掩膜，在硅片上选定的区域中对一个不透明的图形模板遮盖，继而下面的腐蚀或扩散将只影响选定的区域以外的区域。

Chamber：真空室/反应室，专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。

Dicing Wafer：晶圆划片，晶圆切割。

CVD（Chemical Vapor Deposition）：化学气相沉积，是一种被广泛应用于材料制备领域的先进技术，利用高温和低压环境将气体或气体混合物中的化学物质转化为固体材料。

PVD（Physical Vapor Deposition）：物理气相沉积，通过离子等离子技术在基材表面附着另一种材料的方法。是喷射、蒸发等的总称。

CMP（Chemical-Mechincal Polish）：化学机械抛光，利用在表面布满研磨颗粒的研磨垫（polishingpad），对凸凹不平的晶体表面，藉由化学助剂（reagent）的辅助，以化学反应和机械式研磨等双重的加工动作，来进行其表面平坦化的处理。

CDA（Clean Dry Air）：压缩干燥空气，通常指压力在60到110 psi之间的空气，经过净化和干燥处理。作为气动元件的气体源。

Diffusion：扩散，在半导体工业上常在很纯的硅芯片上以预置或离子植入的方式做扩散源，以进炉管加高温的方式，使扩散在数小时内完成。

DI Water：去离子水，自来水或地下水中，含有大量的细菌，金属离子及Particle，必须用设备将之杀菌过滤和纯化后，再把金属离子等杂质去除，所得的水即称为"去离子水"。专供IC制造使用。

Dopant：掺杂，在原本的半导体材料里，主动植入或通过扩散的方法将其它的原子或离子掺入进去，达到改变其电性能的方法。

Dummy Wafer：挡片，对制程起一定辅助作用的硅片，区别于产品。一般对其质量要求不是很高。

设计

Fabless: 是Fabrication（制造）和less（无、没有）的组合，是指“没有制造业务、只专注于设计”的集成电路设计的一种运作模式，也用来指代未拥有芯片制造工厂的IC设计公司。

RTL（Register-Transfer Level）：是用于描述同步数字电路的硬件描述语言。

SDC（Synopsys Design Chip）：设计提供约束文件，综合工具需要这个约束文件才能将RTL转换成netlist。SDC主要描述内容包括：芯片工作频率，芯片IO时序，设计规则，特殊路径，不用check的路径等等。

Verification：芯片功能验证，主要指芯片验证方法论，验证RTL和reference model是不是一致。

Simulation：仿真, 仿真通常是生成波形，一般来说，芯片的功能，verification ，芯片的功耗，可以simulation，比较直观反映真实的场景。

IP（Intellectuall Property）：知识产权，设计资产、已经设计完成的功能电路模块(内核、单元)

Design Rule：设计规范，由于半导体制程技术，系一门专业、精致又复杂的技术，容易受到不同制造设备制程方法(RECIPE)的影响，故在考虑各项产品如何从事制造技术完善、成功地制造出来时，须有一套规范来做有关技术上的规定，此即"DesignRule"，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力，各项相关电性参数规格来制定。

测试

CP（Chip Probing）：直接对晶圆进行测试，测试对象是针对整片wafer中的每一个Die，目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。

FT（FinalTest）：是芯片出厂前的最后一道拦截。测试对象是针对封装好的chip，CP测试之后会进行封装，封装之后进行FT测试。可以用来检测封装厂的工艺水平。

CP针对晶圆，如果坏的Die就不用再去做封装了，省下封装的费用和基板的费用。CP测试完毕后，在封装过程中还会引入芯片失效，所以还需要做FT来将失效的芯片去掉。

Yield：良率，芯片的良率这个和工艺比较相关，芯片有一定几率失效，芯片越大，失效机率也越大。

IP（Intellectual Property）：指在集成电路设计中，经过验证的、可重复使用且具备特定功能的集成电路的完整的功能模块，IP按收费方式分类可分为License和Loyalty。IP这个是构成芯片最核心的组成单元，例如USB，PCIE，CPU等等都是IP，整个芯片都是IP集成的，芯片能够做的比较复杂，核心就是IP的复用。例如那些做成几千万门，几亿门的，都是IP复用才能可以的。

DUV (Deep Ultraviolet Rays) ：深紫外线

EUV (Extreme Ultraviolet Rays ) ：极紫外线

封装

BGA（Ball Grid Array）：表面安装封装的一种,在芯片搭载基板上设置多个连接用焊接球(球式栅格阵列)。

ASIC（Application Specific Integrated Circuit）：应用型专用集成电路，ASIC是一种专用芯片，是为了某种特定的需求而专门定制的芯片的统称。比如专用的音频、视频处理器，同时目前很多专用的AI芯片业可以看作是ASIC的一种。

Wirebonding：打线也叫Wire Bonding(压焊，也称为绑定，键合，丝焊)是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成固态电路内部接线的连接，即芯片与电路或引线框架之间的连接。

Die bound：芯片键合

Flipchip：倒装芯片，是在I/Opad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合。

COB（chip－on－board）：板上芯片封装，是将裸芯片用导电或非导电胶粘附在PCB上，然后进行引线键合实现其电气连接，并用胶把芯片和键合引线包封。

SOC（System On Chip）：片上系统，就是把CPU，总线，外设，等等放到一个芯片内部实现。例如手机处理器就是一个复杂的SOC芯片。

SIP (System In Package）：系统级封装，SiP封装是将不同功能的裸芯片，包括CPU、GPU、存储器等集成在一个封装体内，从而实现一整个芯片系统。

SOP（Small Outline Package）：将引线拉向两个方向的IC封装的一种小外型封装。

DAF（Die Attach Film)：晶片黏结薄膜键合工艺。

CMOS（Complementary Metal Oxide Semiconductor）：互补型金属氧化物半导体。它是指制造大规模集成电路芯片用的一种技术，或用这种技术制造出来的芯片，是电脑主板上的一块可读写的RAM芯片。因为可读写的特性，所以在电脑主板上用来保存BIOS设置完电脑硬件参数后的数据，这个芯片仅仅是用来存放数据的。

转载内容仅代表作者观点

半导体制造过程的常用专有名词，如下：

3D封装(3Dpackage)

在一个封装体内堆叠和连接两个以上芯片。

III-V族半导体材料(III-Vsemiconductor material)

由元素周期表的第III和第V族元素组成的半导体材料。

晶圆(wafer)

一种薄的片状半导体制造的原材料，通常是圆形的。

受主(acceptor)

一种半导体材料中的杂质。接受价带电子,从而在价带中留下“空穴”的行为就像正电性的载流子，亦称P型载流子。

空气传播的分子污染(airborne molecular contamination)

在净化间空气中存在的空气传播的分子污染。

光刻机(对准和曝光)[aligner(align and expose)]

一种工艺设备，用来将晶圆和掩模版或放大掩模版对准，并使光刻胶在紫外线或其他辐射源下曝光。

对准(alignment)

参见掩模版或放大掩模版相对于晶圆的定位。

对准标记(alignment mark)

在晶圆和掩模版上用来正确对准的目标。

合金(alloy)

(1)两种金属的合成物:(2)在半导体工艺中,合金化步骤引起半导体材料和在其上的材料的相互扩散，形成两者间的欧姆接触。

非晶体(amorphous)

原子早无序排列的材料，如塑料。

放大光刻胶(amplified resist)

用增加化学品增强化学反应的光刻胶。

各向异性(anistropic)

刻蚀的一种工艺，不会或很少造成钻蚀。

退火(anneal)

一种高温工艺过程(通常是最后一步)。用来将晶圆晶格结构中的应力降至最低。一般分为a. 快速热退火（Rapid Thermal Annealing, RTA），b. 气氛退火，c. 激光退火。

防反射涂层(ARC)

在曝光过程中为了减少反射，在晶圆表面增加的一层化学涂层。

封装(assembly)

芯片制造后的一系列工序。将晶圆分割成单个的芯片，并安放和连接到一个封装体上。

显影(development)

光刻胶工艺过程。在经过芯片制造工艺中的掩膜和曝光后，所确定的区域光刻胶被去除的过程。

显影剂(developer)

在经过芯片制造工艺中的掩膜和曝光确定去除区域后,用来去除光刻胶的化学药品。

器件(device)

单结元件，如晶体管、电阻或电容器.

去离子水(Dlwater)

通过其电阻率测量该水的纯度，标准是18MΩ。

乙硼烷(B.H)

一种气体，经常用于向硅中掺硼。

芯片(die)

晶圆上由划片线分隔的单元。当所有品圆制造步骤完成后，芯片经过切割分开分开后的单元称为芯片。

芯片黏结(die bonding)

封装步骤。通过导电的黏合剂或金属合金将单个芯片黏接在封装体上。

芯片分拣(die sort)

参见品圆电测，通常称为中测。

二极管(diode)

只允许电流单向流动的器件。

双列直插封装(DIP)

长方形集成电路封装体。其管脚沿长边排列并向下弯折以便插接。

分立器件(discrete device)

只具备单一功能的电路。包括电容、电阻、晶体管和熔断丝等。

曝光(exposure)

利用光或其他能量形式与对这种能量形式敏感的光刻胶交互作用，从而确定图形的方法。

制造(fabrication)

集成电路生产过程。

制造良品率(fabrication yield)

到达晶圆分拣处的晶圆数量与工艺开始时的品圆数量的百分比。

特征图形尺寸(feature size)

器件中图形开口或间距的最小宽度。

场效应晶体管(field-effect transistor)

包含源、栅、漏极的晶体管。其行为由从源极经过栅极流向漏极的多数载流子电流决定。电流由栅极下的横向电场控制。参见单极品体管。

场氧化物(field oxide)

电子器件中氧化物用来作为介质的区域。

最终测试(finaltest)

封装工艺的最后一步。对封装好的芯片做最后的测试。

Fin 场效应晶体管( FinFET)

具有堆起的“鳉”(ún)形的一种3D晶体管,它可以提供比平面栅更大的栅面积。

快闪存储器(flashmemory)

一种EPROM或EEPROM,具有成块擦除存储矩阵中数据的能力。

恒温区(flat zone)

管形炉中温度高度受控的区域。

翻转芯片连接(fip-chipjoining)

一种芯片或封装体的连接工艺。在芯片表面做连接的金属形成“凸点”，而芯片“翻转”后焊接在封装体上，也称为倒扣焊。

前开口统一标准的匣(front opening unified pod)

在晶圆制造线上使用的晶圆载片匣。为了维护晶圆洁净，它是一个微小环境并且与工艺设备匹配。

四探针测试仪(four-point probe)

用来测量晶圆表面电阻的电测设备。

反应炉(furnace)

具备电阻加热元和温度控制器的工艺设备。在半导体工艺中用来提供一个受控的恒温环境。

熔断丝(fuse)

一种电路元件,通过熔断使某个存储单元或逻辑门被编程。

砷化镓(GaAs)

半导体材料中最常见的化合物。优点是可以生产比在硅衬底上的器件速度更快的器件。

栅(gate)

与源极、漏极共同构成单极型或场效应品体管(FET或MOS)。

门阵列(gate array)

集成电路类型，通过门的相互连接提供所需的功能。

栅氧化膜(gate oxi)

位于MOS晶体管栅极的氧化物薄膜,引起电荷效应,并在源和漏之间形成沟道。

六甲基乙硅烷(HMDS)

主要用于提高光刻胶的附着性。

高压氧化(high-pressure oxidation)

高气压(10~20个大气压)下的氧化过程以减少对热量和时间的要求。这种工艺的反应室必须用不锈钢制成以安全地保持压力。

空穴(hole)

(1)半导体晶体中价带电子的缺失。空穴的运动相当于正电荷的运动。(2)由光刻掩膜工艺在表面层形成的“开孔”。

混合集成电路(hybrid integratedcircuit)

将一种或多种半导体器件与一个薄膜集成电路制作在同一衬底(通常是陶瓷材料)上的电路结构。

氢氟酸(HF)

用于刻蚀二氧化硅的酸，常稀释或缓冲后使用。

氢气(H)

一种气体,在半导体工艺中主要作为输运气体,特别在高温反应，如外延硅的生长过程中。

亲水性(hydrophilic)

与水亲近(喜水性)，一个亲水性表面允许水在其上的较大范围内扩展。

厌水性(hydrophobic)

不易与水亲近,一个厌水性表面一般不会存留大片的水。水在这样的表面易呈滴状。这种表面常称为“去湿的”。

吸湿性(hydroscopic)

吸引并吸收水分。

集成电路(integratedcircuit)

许多元器件被制造和连接在一片半导体芯片上的电路，与“非集成电路”相反。在非集成电路中，晶体管、二极管、电阻等是分别制造和封装的。

集成度(integrationlevel)

一个芯片内所有元件的数量范围。从SSI(小规模集成，少于50个元件)到UISI(甚大规模集成，超过1000000个元件)。

内插结构(interposer)

包含金属化和通孔的，允许在一个管壳内连接分离的芯片并保护片的钝化层。

离子(ion)

一个原子得到或失去电子，成为带电粒子(负电性或正电性)。

离子束铣(ion beam miling)

使用离子束的干法刻蚀方法。氩原子被电离并加速到品圆上晶圆暴露的部分通过溅射方式去除。

离子注入(ion implantation)

将选择的杂质(掺杂物)通过高电压离子轰击的方式引人晶圆内，并在指定的区域获得理想的电特性。

互连(interconnect)

参见导线。

隔离扩散(isolation diffusion)

扩散步骤。形成围绕需要隔离区域的PN 结。

各向同性刻蚀(isotropic etching)

指对光刻胶的刻蚀同时向下和向侧面进行。

结型场效应晶体管(junction field-effect transistor)

电压加在一个电极以控制源区和区之间电流的器件。

结(junction)

材料内从P型导电转向N型导电(或相反)的界面。

致命缺陷(kiler defect)

可引起器件或电路失效的缺陷。

横向扩散(lateral diffusion)

每次当晶圆加热到接近扩散温度时,掺杂物从一边扩散到另一边的过程。

薄膜工艺(layering)

不同材料的薄层生长，或添加到品圆表面的工艺

导线(lead)

晶圆表面的金属条。

平版印刷术(lithography)

用来进行图案的转移，当使用光线的时候，这个词变成photolithography,表示光刻工艺的意思，当图案的尺寸可以使用微米来衡量的时候，这个词就变成mierolithography，代表微光刻技术的意思。

局部氧化隔离工艺(LOCOS)

一种 MOS 器件之间隔离的工艺，这种工艺将包围在器件周围不被氮化硅保护的硅层氧化，然后将作为保护层的氮化硅去除，使器件生长的硅暴露出来。

低压化学气相淀积(LPCVD)

一种在低压环境下进行化学气相淀积工艺的系统。

大规模集成电路(LSI)

表示器件集成度在5000~100000个之间的集成电路。

多数载流子(majoritycarrier)

在半导体材料中占有优势的载流子(自由电子或空穴)，例如在N型半导体中的自由电子。

光刻掩模版(mask)

在光刻工艺中使用的一种表面被各种图案覆盖的玻璃板，每个图案都包含有不透明和透明的部分，用来阻挡和允许光线通过，每一块光刻掩模版都会与品圆上原有的图案对准，通过光线的透射来对光刻胶进行曝光。光刻掩模版上图案的制作材料可以是乳剂、铬、氧化铁、硅或者是其他的不透光的材料。

光刻(masking)

存储器(memory)

存储数据的器件。

金属光刻(metalmask)

在品圆表面留下一片独立导体材料的工艺程序。

金属有机化学气相外延淀积(或金属有机气相外延)(metalorganicCVD)

一种使用卤化物和金属有机物的气相外延生长。

密勒指数(Mier indices)

通过3个数字组合来表示品体中的品向的系统。

mini 环境(minienvironment)

独立的洁净小环境,晶圆的装卸、保存、运输等过程都在其中完成。

少数载流子(minoritycarrier)

在半导体中不占优势的载流子,如在P型半导体中的自由电子。

可动离子污染(mobile ionic contaminant)

这种带电荷的污染物可以导致器件的失效。

塑封(moldedpackage)

使用环氧树脂或者其他聚合物材料熔铸在芯片和芯片管脚框架周围形成的一种封装形式。

分子束外延(molecular beam epitaxy)

一种蒸气淀积工艺，可以非常严格地控制整个淀积过程。

分子(molecule)

保持物质本身特性的最小物质数量单元。

单色光(monochromatic light)

只有单一波长的光线。

金属氧化物半导体场效应管(MOSFET)

一种场效应管，包括金属栅极和氧化硅隔离层。

中规模集成电路(MS1)

集成度在 50~5000 个器件的集成电路。

多芯片封装(MCM)

在一个半导体管壳中包含用薄膜金属系统连接的两个以上集成电路芯片的形式。

多层光刻胶工艺(multilayer resist process)

一种使用多层光刻胶的图像分辨工艺。

纳米(nm)

长度单位，1nm=1x10m。

纳米技术(nanotechnology)

用于建立半导体器件和其他具有纳米尺度的工艺和材料。

负胶(negativeresist)

光刻胶的一种,这种光刻胶在接触到光线被曝光的部分后,在后续的显影工艺中不会被去掉，而没有被曝光的部分在显影之后会被去掉。对于光刻掩模版的图案，应用负胶可以得到掩模版的反转片图像。图案比较少的光刻掩模版通常会使用负胶。

下一代光刻技术(NGL)

在晶圆进行具有纳米范围特征尺寸的图形化工艺所用的工艺、材料和设备。

硝酸(nitric acid)

一种强酸，通常被用来清洗硅片和做刻蚀。

氮化(nitridation)

将硅片表面暴露在氮气中并加高温处理，从而形成氮化硅的工艺。

氮气(nitrogen)

一种不易与其他材料发生反应的气体，在半导体工艺中常被用来作为其他化学品的载体。

N沟道金属氧化物半导体(NMOS)

N沟道金属氧化物半导体，导电时其沟道为负电性。

非易失性存储器(nonvolatile memory circuit)

一种可以在掉电后仍然保存数据的存储器电路。

N型(N-type)

一种半导体材料，多数载流子是电子,因此带负电。在硅中N型掺杂剂是V族元素，其原子中最外的第五个电子是自由参加导电的。

NPN 型晶体管(NPNtransistor)

具有三明治结构的双极型晶体管，在两个N型发射极和集电极区城中夹着一个P型的基极区域。

欧姆定律(Ohm's law)

由于表征电阻、电压与电流之间的关系,电阻等于电压与电流之比R=V/I。

油扩散泵(oil difusion pump)

一种高真空泵，通过油蒸气来将反应室中的微粒带出反应室外。

光学临界式掩模(optical proximity mask)

具有为解决在曝光工艺中的散射效应而设计图形的光掩模和放大光掩模。

整体良品率(overall yield)

最终正常工作的已封装芯片数和晶圆上所有芯片个数的比值，这个值是综合晶圆生产过程的良品率、中测良品率和封装良品率的产物。

氧化(oxidation)

当硅暴露在氧气中的氧化过程。化工艺受温度的影响很大。

氧化反应室(oxidation reaction chamber)

氧化反应进行的环境，通常用石英或者是碳化硅做成反应腔，因为这些材料能抗热而且纯度很高。

氧化物(oxide)

参见二氧化硅。

氧化硅刻蚀(oxide etching)

使用氢氟酸(HF)来进行二氧化硅刻蚀的工艺。通常人们使用缓冲二氧化硅腐蚀(BOE),因为必须对HF进行缓冲以使化学反应减速到可以很好控制的程度。

封装体(package)

包裹半导体芯片以保护芯片并提供连接外部电路管心的包装或管壳。

封装良品率(packaging yield)

从封装后经过电测仍然工作的芯片个数与进入封装过程的合格半导体芯片个数的比值。

钝化层(passivation)

在芯片制造工艺中的最后一层密封保护层，它可以阻止外界化学反应、腐蚀和封装过程中的处理对芯片产生的影响。钝化层通常是用二氧化硅或者氮化硅以防止潮气或沾污。

图形化工艺(patterning)

将图案从光刻掩模版上转移到品圆上，从而定义要刻蚀或掺杂区域的工艺，常特指光刻工艺。

保护膜(pelicle)

一种光学级的聚合物薄膜,它被绷在一个框架上并固定在掩模版或放大掩模版上。这就解决了空气中污染物在掩模版上积累并形成类似不透明点的问题。在曝光中，任何污染物都被保持在焦平面之外，而不被“打印"到晶圆上。

磷烷(phosphine)

一种气体，在掺杂工艺中常被用做磷的源。

磷(phosphorus)

通常用在标准双极集成电路工艺中作为集电极和发射极的N型掺杂剂。

三氯氧磷[phosphorus oxychloride(POCl)]

一种液体，经常被用在掺杂硅的生产中，用来提供掺杂的磷。

底版(photoplate)

还没有做图案的光刻掩模版。

针孔(pinhole)

在光刻胶中或在掩模版不透光部分中的小孔洞。

针栅阵列封装(Pin Grid Aray，PGA)

器件封装的一种，器件底座上伸出许多个针形的管座，器件在封装内与这些针形管座相连。

平面结构(planar structure)

通过扩散和氧化在硅片的表面形成的平面结构的器件。

平坦化(planarization)

在制造工艺中,通过热流程、有机层或化学机械抛光技术对品圆表面的平整化。

等离子体(plasma)

微粒经过离子化形成的高能量气体。

等离子体增强化学气相淀积(plasma-enhancedCVD)

一种通过等离子体能量来进行淀积的化学气相淀积系统。

等离子体刻蚀(plasma etch)

通过等离子体能量增强的反应气体进行干法刻蚀的工艺。

通孔塞[plug，(via plug)]

在多层金属工艺中,在连接不同层金属时的通孔中淀积金属(通常是难熔的金属)形成接线柱。

P沟道金属氧化物半导体(PMOS)

金属氧化物半导体场效应管的一种，导电沟道中的多数载流子为空穴。

PNP型晶体管(PNP)

在两个P型区城中夹着一个N型区域的半导体结构，常见的双极型器件的一种。

多晶硅栅极(polycide MOS gate)

金属氧化物半导体中的一种常见的三明治栅极结构，在氧化硅的表面上有一层多晶硅，在多晶硅的表面再覆盖一层不易熔的金属层。

多晶硅(polycrystaline silicon)

具有很多短程有序晶体而整体无序的硅结构。

聚合物(polymer)

有很多重复结构组成的有机物的聚合物。

曝光后烘焙(post exposure bake)

在曝光工艺完成后为了减少图案驻波影响而采用的烘焙工艺。

预淀积(predeposition)

在对半导体材料的晶体结构进行定量掺杂时的一个工艺步骤。

底胶(primer chemical)

为了增强确定薄膜的黏合度而加入的化学品(在半导体工艺中，这种需要增强的薄膜通常是光刻胶)。

工艺设备(process tool)

用于品圆制造的工艺设备和系统的术语。

投影光刻(projection alignment)

在光刻工艺中,使用光学方法将掩模版上的图案投影到品圆上。这种方法可以防止掩模版和光刻胶涂层的损坏，同时又具有与接触式光刻方法同样的生产率。在大规模集成电路和VLSI集成电路生产中，这种投影方法是标准方法。

可编程只读存储器(Programmable Read-Only Memory，PROM)

一种只读存储器，在存储器阵列中每个单元电路都具有熔丝，通过将某些熔丝烧断，可以对用户特定的信息进行编程。

P型半导体(P-type)

在本征半导体中掺入元素周期表中的第山族元素就形成P型半导体在这种半导体中导电的多子(也称多数载流子)是空穴。

石英(quartz)

对于氧化硅的商业称法,因为石英的低导热性，石英在半导体工业中被广泛使用。

随机存储器(RAM)

临时存放数据的器件。

快速热氧化(RTO)

在快速热反应设备中进行的氧化工艺。

快速热处理(RTP)

通过密集的灯光或者其他热源，对于晶圆进行毫秒级的快速升温和降温处理的设备，这种设备一次只处理一片晶圆。

RCA 清洗(RCA clean)

在氧化工艺前进行的一系列步骤的清洗程序,这种清洗过程以开发这种清洗过程的RCA公司命名。

反应离子刻蚀(RIE)

一种结合了等离子体刻蚀和离子東表面去除的刻蚀工艺。刻蚀气体通过管道进人反应室并被离子化，单独的分子被加速打到品圆的表面，晶圆表面被同时进行的物理和化学反应腐蚀。

反应室(reactor)

(1)在半导体工艺中进行薄膜淀积过程中用到的反应室，例如晶体外延层反应室、气相反应室和氮化硅反应室等;(2)参见塑封(plasmaeleher)。

难熔金属(refractorymetal)

具有耐热、耐和耐腐蚀特性的一类金属。它们被用做通孔寒体系的导体，包括钼、钽和钨。

电阻率(resistivity)

电流在材料中流过的阻抗的量度。是原子的质子带的正电荷对于原子的外部电子吸引力的函数，原子核对电子的束缚力越大，电阻率就越高。

分辨能力(resolution capability)

光刻工艺或其他设备可以提供的最小分辨率。

放大掩模版(reticle)

只包含了整个晶圆一部分图案的光刻掩模版。

漂洗(rinse)

用来去除湿法刻蚀后产物或显影后产物的工艺。通常这个工艺步骤会阻止刻蚀或显影的化学品继续进行反应，并去除表面上未反应的化学品。有很多种不同的漂洗工艺，例如溢流漂洗、喷射漂洗、倾卸漂洗、旋转-漂洗-甩干机等。

只读存储器(ROM)

一种只可以读取原来保存的数据，不可以改写的存储器。

自对准金属硅化物栅极(salicide MOS gate)

一种多晶硅化物 MOS 栅结构在顺序工艺中形成自对准的源或漏。参见多晶硅栅极(polyeide MOSgate)。

扫描电子显微镜(scanning electron microscope)

通过电子扫描的办法，可以将显微镜的放大倍数提高到50000倍。被加速的电子撞击在样品的表面，在样品表面产生二次电子，这些电子的信息被传感器接收到并被转换成图像信号在屏幕上显示出来。

划片线(scribe lines)

在晶圆上用来分隔不同的芯片之间的划片线。在封装过程中，晶圆会被沿着划片线切开，产生出独立的芯片。

自对准栅(self-aligned gate)

一种 MOS结构,它允许源或漏直接与栅对准而无须用光刻胶对准步骤。

硅栅 MOS(silicon gate MOS)

在二氧化硅薄层上具有一层多晶硅的 MOS 栅结构。

氮化硅(siicon nitride)

在600~900℃温度之间通过化学淀积在品圆表面的硅的氮化物绝缘层。当在品圆处理过程的最后被淀积时，充当芯片的保护层以防止污染。

单晶(singlecrystal)

通常用来表示物质的单个品体结构和整体结构的有序排列，与之对应的是整体无序的多晶结构。

斜度刻蚀(slope etching)

受控的钻蚀，在进行孔结构的刻蚀过程中,为了减小侧壁的阴影效应而有意增加的过刻蚀。

软烘焙(soft baking)

用来去除光刻胶中溶剂的加热过程。经过这步工艺处理之后，光刻胶仍然还是软的,将溶剂蒸发的目的有两个:(1)去除光刻胶中的溶剂成分;(2)加强光刻胶涂层和晶圆表面的黏合度，又称为前烘。

源极(source)

场效应管中的一个极，其余两个极为栅极和漏极。

分光光度计(spectrophotometer)

一种收集光波干涉信息的仪器，通过这些信息可以计算得到薄膜的厚度。

旋转(spinning)

当光刻胶被涂布到晶圆上，晶圆需要旋转，从而使光刻胶分布均匀。通常这样可以使光刻胶在晶圆上的厚度分布在0.5pm左右，同时保证整个晶圆表面的厚度偏差在 10%以内。

旋转清洗甩干机(spinrinse dryer)

能通过旋转自动清洗和甩干放在片匣盒里的晶圆的一种机器。

喷雾显影(spraydevelopment)

晶圆在真空吸盘上旋转期间,在其光刻胶层对图形显影的系统。

扩展电阻(spreadingresistance)

一种用来测量晶圆掺杂浓度的技术。

溅射(sputtering)

一种在品圆表面淀积薄膜的方法。被射频电场加速的离子撞击靶材,使靶材上的原子被撞击下来并到达品圆的表面沉积成薄膜。小规模集成电路(SSl):表示2~50 个器件的集成度。

驻波效应(standing wave efect)

一种垂直的光刻胶曝光图形,由于曝光的光线在晶圆表面反射的结构干涉，在光刻胶层中建立的驻波。

静态存储器(static RAM)

由晶体管构成的快速可读写存储器湿氧(steam oxide):用气体鼓泡(通常是氧气或氨气)通过98℃~100℃水,在水蒸气环境下进行的热氧化生长工艺。

台阶覆盖度(step coverage)

一个工艺指标，用来表示新的薄膜层是不是可以很好地覆盖原有的工艺步骤中形成的台阶结构。

步进式光刻机(stepper)

每次对准和曝光一个(或少量几个)芯片的对准机器。该机器在晶圆上分步依次对准和曝光芯片。

剥离(stripping)

去除工艺，通常指去除光刻胶的工艺。

衬底(substrate)

微电子电路中的承载材料,半导体器件、电路或晶体外延层都在上面生长。

硫酸(sulfuric acid)

强酸的一种，通常用来清洗晶圆或者去除光刻胶。

承载盘(susceptor)

在高温工艺中,如外延层生长或氮化硅淀积中用来承载晶圆的平台，通常用石曌做成。

系统级封装(systemin package)

在一个封装体内聚集多个芯片，它包含一个电子系统的功能。

片上系统(systemonchip)

一个具有不同部分(逻辑和存储器等)的芯片，它具有一个完整电子系统的功能。

载带自动压焊(TAB)

一种芯片与封装体连接的工艺，在工艺中,封装体的电极被形成在柔性的条带上，并将所有的电极指条一次压焊到芯片上。

靶材(target)

在溅射淀积工艺中要淀积的材料。

三氯乙烯(TCE)

一种进行一般性清洗用的溶剂。

正硅酸乙酯(TEOS)

一种用于二氧化硅淀积的化学源。

热扩散(thermal difusion)

一种掺杂方法，将晶圆暴露在含有掺杂气体的环境中加热到1000℃左右，通过热运动来使杂质进入到晶圆内。

热氧化层(therma oxide)

在半导体工艺中，使用热生长的方式产生的氧化硅层。这种方法产生的氧化层杂质和缺陷都比较少。

硅通孔技术(through siicon via)

在硅芯片产生孔使其穿透芯片并填充(金属塞/通孔)，促使其形成从顶到底的金属连接系统。

晶圆(wafer)

一种薄的片状半导体制造的原材料，通常是圆形的。

文章来源：网络整理

邀请您加入我们的星球，获取大量半导体领域的Ebook、技术文档、趋势研报！

若您对半导体/光器件/光模块/光纤通信等感兴趣

欢迎关注我们！

Optical Fiber Communication

芯片、光器件与模块、半导体等知识领域的科普与探讨！