Ansys参加TSMC 2024 OIP Ecosystem Forum：引领半导体设计的未来

摘要：人工智能训练的大量数据处理需要低延迟、节能和高带宽的互连，这推动了使用硅光子技术的光收发器和CPO(共封装光学器件)的采用。Synopsys、Ansys与台积电密切合作，为台积电的紧凑型通用光子引擎（COUPE）技术开发了端到端的多芯片电子和光子设计流程，以提高系统性能和功能。该流程涵盖了使用Synopsys OptoCompiler™光子IC设计解决方案、Synopsys 3DIC编译器平台进行统一的电子和光子设计，以及使用Ansys RedHawk-SC、Totem和RaptorX工具进行多物理场分析。

演讲将从光收发器的发展、集成硅光子技术的采用以及相关的光子设计自动化要求的简短历史视角开始。之后，演讲将重点介绍台积电紧凑型通用光子引擎（COUPE）技术的设计挑战，以及Synopsys和Ansys解决方案将如何使客户能够为支持高性能计算和AI数据中心基础设施的光连接创建高性能设计。

摘要：Ansys、Synopsys和台积电已经开发了一种流程来解决3DIC设计的多物理场挑战。该流程基于Synopsys 3DIC编译器，这是一个探索性的签核平台，使用Synopsys PrimeTime和PrimePower产品提供矢量和设计信息，包括功耗和时序窗口。Ansys的RedHawk SC和RedHawk-SC-Electrothermal与Synopsys 3DIC编译器平台集成，利用矢量和设计信息生成热梯度分布和电压降信息，并将其输入PrimeTime进行进一步的时序影响研究。本联合论文将使用案例研究来演示Ansys-Synopsys-TSMC多物理场的效应，以及它如何确保支持3Dblox标准和TSMC 3DFabric技术的3DIC设计的可靠性和性能。

摘要：对于诸如2.5D/3DIC/Chiplets等先进的封装设计，功耗、热、电磁和机械及其高度耦合的相互作用是性能、产量和成本的主要限制因素。众所周知，当温度升高时，会增加设备的泄漏功耗，并需要更多的冷却成本。此外，温度升高会对整体设计性能产生巨大的负面影响，例如器件性能下降，热诱导噪声会改变光学设计中的光波相位。更高的热效应也会导致可靠性问题，如电迁移失效、老化问题和应力相关问题。因此，热管理对于避免热失控和可靠性问题变得非常重要。然而，使用详细CTM的完整3DIC系统热分析在签核阶段花费了太多时间，一旦出现热问题，SoC芯片上就没有调整的空间。因此，在大多数情况下，升级冷却设备几乎是唯一的选择，而且成本太高！我们寻求一种左移的方法来在早期阶段进行芯片热管理。早期的热管理可以更有效地避免热失控，降低热管理成本，并在设计签核分析过程中给设计师更多信心。在早期阶段，RedHawk-SC -Electrothermal中使用早期的设计包进行热感知floorplan规划和电源规划可以分析和预测热可靠性问题，及早识别热问题，从而能够进行修复/更改，以最小的设计工作量对减少故障产生深远的影响。通过早期热应力分析，我们可以避免热膨胀引起的翘曲和焊点可靠性问题。

摘要：随着人工智能系统的进步，通用图形处理芯片（GPGPU）的功耗和电流正在显著增加。如今，一些GPU系统的功耗甚至超过了1000w。这一趋势给SoC设计带来了巨大的挑战，特别是确保SoC在高电流场景下能够承受电迁移（EM）限制，尤其是在早期设计阶段。

在传统的设计过程中，PG C4凸块的间距、结构和数量在早期可以通过硅中介的尺寸和总功率电流快速计算。缺点是由于PCB和封装级别的Rpaths不同，忽略了C4凸块上的不均匀电流效应。因此，有必要对整个系统（包括芯片、硅中介、基板和PCB）进行IR压降/EM模拟，以优化凸块的布局，平衡C4凸块处的电流。然而，这种类型的模拟可能很耗时，特别是考虑到需要数十次优化迭代。

本演讲介绍了一种新的IR drop/EM分析流程，该流程解决了跨纬度的仿真挑战和缺少真实芯片物理设计的问题，以取代早期设计阶段的简单计算和漫长的传统优化迭代。该分析流程通过RedHawk-SC和Siwave-CPA两个仿真求解器有效地解决了跨纬度仿真挑战。与传统的仿真流程相比，该快速仿真流程有两个主要优点。首先，在早期没有芯片模型的情况下，可以进行初步模拟，而不是简单的计算，从而防止严重的设计失败风险。其次，除了最终签核（使用传统仿真方法）外，这种快速仿真流程适用于所有快速优化迭代，因为它的仿真时间不到传统流程的10%。

摘要：先进技术节点的电源完整性签核和尽早实现全面的动态压降覆盖是当今IC设计人员面临的不断升级的挑战，特别是对于高性能移动SoC设计。在本主题演讲中，UNISOC将展示如何借助SigmaDVD解决这些挑战。与传统的动态IR分析方法相比，更具挑战性的目标是使用Ansys Redhawk SC新功能SigmaDVD在早期设计阶段提高覆盖率，以识别动态电压降热点的位置和大小。同时，我们在设计中期基于早期RTL仿真模式开发了一种使用SigmaDVD的流程和方法，用于预测IR热点区域并增强覆盖范围，以适应大多数布局后仿真模式。这些方法使我们的工程师能够在没有阶段结束功能模式的情况下识别动态IR热点，以防止这些风险点在芯片设计过程中被识别的太晚，向左移动以加强潜在风险点的电源计划。

摘要：在当今模拟混合信号集成电路的设计工作中，由于电路工作速度和信号带宽的提高，电路规模和复杂度提高，工艺尺寸缩小，后仿真寄生分析越来越困难。现有寄生分析和优化迭代方案难以有效节省时间，急需一种能提高后仿寄生分析效率，甚至提前暴露电路寄生风险，快速定位问题进行debug的寄生参数分析优化流程方案。在进入post-sim或sign- off阶段之前，该演讲中将展示使用Ansys ParagonX工具通过 shift-left方法在设计初期对R、C、RC延迟、网络匹配等进行快速寄生分析，并按器件/金属层/版图位置等分析结果，识别和优化实际版图，将重要版图优化迭代从数周减少到数小时。

摘要：对于共封装光学 (CPO) 和封装内光学 I/O 应用而言，光在光子集成电路 (PIC) 内外的高效耦合至关重要。光栅耦合器 (GC) 是常用的 PIC 元件，用于将光垂直耦合到芯片上方的光纤中，与边缘耦合等其他方法相比，在接入点位置方面具有更大的灵活性。然而，光进出 GC 的最佳角度和位置对制造变化和光纤对准非常敏感。放宽光纤连接公差的一种方法是使用微光学器件，如准直微透镜，但代价是增加了整个耦合系统的复杂性。

Ansys 与台积电合作，在台积电的 COUPE 硅光子学平台上实现了垂直光纤到芯片耦合系统的仿真解决方案。该多尺度工作流程基于 Ansys Lumerical FDTD（用于 GC 的亚波长尺度）和 Ansys Zemax OpticStudio（用于微光学和光纤的毫米尺度）。通过利用 Ansys Lumerical FDTD 中的三维、全矢量、时域有限差分 (FDTD) 求解器，解决方案可以准确模拟 GC 中的电场传播。对于系统的其他部分，则使用 Ansys Zemax OpticStudio 中的物理光学传播 (POP) 工具来有效处理光束传播，包括衍射效应。FDTD 和 POP 可以无缝双向交换电场数据，从而实现了设计整个系统的单一工作流程。

在本文中，我们使用来自台积电 COUPE N65 PDK 的一维 GC 设计和台积电专有的 GC 上层堆栈（包括微光学器件）演示了这一工作流程。Ansys Lumerical FDTD 中的 Layer Builder 工具简化了 GC 仿真的几何设置，同时保护了 PIC 层的专有信息。同样，在使用 POP 仿真光束传播时，Ansys Zemax OpticStudio 中的 Black Box 程序也能对微光学器件的专有细节进行加密。片上耦合器连接到上面的通用单模光纤，以完成光学系统。该工作流程可用于估算系统不同部分的损耗，以及光纤和 GC 相对于微型光学器件的最佳位置和偏差极限。