岁月有轮回，行业有周期，国产芯片周期在很长时间内可能不复存在，留给我们的是内卷和过剩。
很多人在期待下一个半导体行业周期，就像期待一个春天，融化身上的冰雪。半导体行业的周期性主要由下游需求波动、技术迭代、产能周期和库存周期等因素共同作用而成。这些因素在国产芯片上，似乎统统失效了。
下游需求不管如何波动，国产芯片都是供大于求；技术不管如何迭代，国产芯片之间都拉不开差距；半导体行业的产能周期通常为3-5年，而库存周期则为1-2年，而如今丰富的晶圆和封测供应让国产芯片只有库存周期、没有产能周期。
大部分国内芯片设计公司正在远离科技创新，进入工厂化模式。
技术积累完成
芯片设计公司正在工厂化的原因有三个，技术积累完成是其中之首。
芯片设计技术的核心在于将电路和功能布局转化为芯片的物理结构和电路图，并通过计算机辅助设计工具实现。芯片设计涉及多个环节，包括需求分析、前端设计、后端设计等，每个环节都有其独特的难点和要求。
经过这些年的努力和发展，大量芯片设计工程师对HDL编码、仿真验证、逻辑综合等步骤已经驾轻就熟，对芯片性能有深入理解，并具备严谨的思维方式。尤其在后端设计，涉及DFT、布局规划、布线、版图物理验证等，需要考虑信号干扰、发热分布等因素，且无法依靠现成公式计算，通过不断试错和模拟积累了丰富的经验。
国内芯片设计公司已逐步完成芯片设计技术平台化，设计难点分析和经验积累文档化。如果再进一步对芯片设计流程进行分解，芯片公司的研发设计工作便可以实现工厂化。
工厂化追求的是效率和成本。在一个存量和过度竞争的芯片市场，在国内芯片设计公司没有能力引导技术发展和创造新需求的阶段，最优的竞争选择就是提高效率和降低成本。
不得不承认一个事实，过去一段时间，我们的科学技术落后于欧美，我们的芯片设计能力不足、甚至是短缺的，我们一直走的是模仿学习的路线，不是创造发明。我们的目标是国产替代，我们的结果是国产替代国产。能替代的，基本上都已经替代，或者很快就能替代；不能替代的，很长时间内也很难替代。
在国内芯片设计研发方面，我们常常提到know-how，know-how是芯片研发经验，属于工程经验，芯片公司与芯片公司最大的差距也在know-how，同时国内know-how的信息流动也是最快的，要么大家都不会做，要么突然间大家都会做了。
国内芯片设计各个细分赛道已经阶段性完成技术积累，技术不再是芯片公司的稀缺资源和决胜的关键，芯片设计公司进入第二阶段竞争---效率和成本。
研发人才过剩
芯片设计研发人才过剩，加速芯片设计公司工厂化。
人才的短缺和过剩是市场决定的。尽管我们看到的报道是芯片设计人才需求现状非常紧迫，中国芯片行业人才总规模在2024年将达到79万人左右，但人才缺口为23万人，其中芯片设计和制造业的人才缺口均在10万人左右。此外，中国半导体协会预测，到2025年，芯片专业人才缺口将进一步扩大到30万人。
而实际呢，裁员的芯片设计公司越来越多，集成电路专业应届毕业研究生找工作一年比一年难。2023年，应届毕业研究生年薪在35万左右；2024年，年薪在25~30万之间；2025年毕业正在求职的集成电路专业研究生年薪降到了20~25万。
不仅应届毕业研究生过剩，在职的芯片设计研发人才也开始过剩，芯片设计研发人才中年危机初现端倪。
一些上市芯片公司和人员规模较大的芯片设计公司开始人员优化，优化的主要目标是资深研发设计人员，调离到非研发岗位或者协商离职，也有通过KPI考核辞退。
当听到头部企业10年资深芯片设计经验，并有设计出多款成功产品的人都被辞退（真实情况），我的内心还是受到震撼的。当时很难理解，不怕技术外流吗？不怕引入更多同质化产品竞争吗？思考之后，我找到了答案：
1、芯片设计公司不缺常规人才，人才梯队建设已经完成。
2、竞争者之间的技术差距不大，被辞退的人已经不掌握公司最新的技术。
3、同赛道市场竞争已经非常充分，同质化竞争产品多一个不多，少一个不少。
4、芯片设计公司正在提升竞争力，思维突破和效率提升是公司能做的。年轻的芯片设计研发人才有更活跃的思维，有更好的身体和体能适应长时间加班。
5、通过人员优化降低成本，去除一些高薪水、边际贡献递减的芯片设计研发人员。
芯片研发人才过剩后，芯片上市公司和规模大的公司对KPI的考核真正开始落地，甚至会过于严苛，HR会跟进研发人员的加班时间，随时找加班少或加班时间不达标的人谈话，项目经理会紧跟研发人员的工作进度，有一种被枪顶在后腰的感觉。不满意随时可以走，KPI不达标，轻则没有年终奖金，重则被公司辞退。就这样，技术研发不是问题，加班加点不是问题，芯片项目研发效率得到很大提升。
芯片行业的技术资深老兵都有一个感受，现在的应届毕业研究生比他们那个时候强多了，掌握的知识全面且专业，上手能力和学习能力更强。借助公司技术平台和项目经验积累，2年时间就可以达到之前5年的技术水平。真是长江后浪推前浪，前浪亚历山大啊。
上游资源充足
降成本，是芯片设计公司工厂化的最大驱动力，而充足的上游资源将促进芯片设计公司工厂化。
现在客户对价格很敏感，国产芯片又同质化内卷严重，获取产品竞争力最可行的方法是提升效率、降低芯片成本和研发成本。
为了打赢芯片价格战，国产芯片设计公司都在干同样的事情，通过研发缩小DIE面积，同时优化供应链。前几年的上游资源产能扩建，刚好迎合了这个市场需求，除了先进工艺和特殊工艺，常规的晶圆制造和封装测试产能开始过剩。
变，就是机会。国产替代成就国产芯片，替代国产成就国内新供应链。我预感到国内芯片供应链在未来5年内将完成一次重塑。
当技术不是门槛，芯片竞争力由规模和供应链选择决定。找到一个合适的供应链资源对芯片设计公司太重要了，如果没有很好的个人关系，成熟的有规模的芯片供应链厂家提供给大客户和小客户的价格差距很大（30%以上），导致竞争根本不对等，以前可以长期通过资本补贴市场来实现销售规模，从而再跟上游供应商申请更好的价格来降低芯片成本。而现在，可以选择新建的产能不满的上游供应链资源，拿到一个支持性的价格，相互配合把市场做起来。
不管是上市公司还是初创芯片设计公司，现在对供应链价格都很敏感，尤其是芯片设计上市公司，资源多、人手足，同一个芯片产品，可能有两个晶圆厂和三个封测厂。只要能通过审厂评估，哪里价格低，订单就下到哪里去。最终决定芯片价格的是上游供应链，不是设计能力，因为最后各家的DIE面积不会有多大区别。
任何时候都有机会，不仅芯片设计公司会洗牌，芯片上游供应链也会洗牌。因此，可以得出一个结论，已经成功的芯片设计公司，是因为抓住了上一波国产替代机会。接下来，如果芯片公司想通过替代国产取得成功，就必须依靠和选对上游供应链。
所以，芯片设计公司能否成功，选择大于努力。
写在最后
国内芯片设计行业，所有资源正在平替，技术在平替，人才在平替，上游供应链资源在平替，这一波平替，又有谁会胜出？
平替是一种现象，也是一种选择，但不是三伍微和我的最佳选择，我们还是要选择创新，产品和技术创新，市场和销售创新。何以破局，唯有创新。
2.5GHz频率 hierarchy UPF DVFS低功耗CPU实战
景芯SoC v4.0芯片全流程实战
终身辅导、一对一辅导是景芯SoC训练营的特色！
手把手教您搭建SoC，从入门到进阶，带您掌握架构、算法、设计、验证、DFT、后端全流程低功耗！直播视频不定期升级！让您快速超越同龄人！
报名微信：13541390811
景芯全流程课程如下：
景芯SoC设计 视频+文档+实战+一对一终身辅导（视频免费无期限）
景芯SoC验证 视频+文档+实战+一对一终身辅导（视频免费无期限）
景芯SoC中端 视频+文档+实战+一对一终身辅导（视频免费无期限）
景芯SoC后端 视频+文档+实战+一对一终身辅导（视频免费无期限）
进阶课程：
12nm 2.5GHz A72 低功耗DVFS实战培训（价格不到同行1/2）
DDR4/3项目实战培训（价格不到同行1/2）
小编逐步将教程、芯片设计全流程知识公布在知识星球，包括设计、验证、DFT、后端全流程知识以及大量技术文档，如果你和我一样渴求知识，不惧怕全流程的知识爆炸，那么欢迎您加入讨论学习，共同进步！
景芯主营业务是design service+一对一芯片辅导培训！
另外小编团队提供芯片Design Service，设计服务包括：
提供SoC、MCU、ISP、CIS等芯片设计、验证、DFT设计服务
提供DDR/PCIE/MIPI/CAN/USB/ETH/QSPI/UART/I2C等IP设计
提供7nm、12nm、28nm、40nm、55nm、65nm、90nm等后端设计
提供高校、企业定制化芯片设计服务、设计培训业务
手把手教您掌握SoC算法、设计、验证、DFT、后端全流程低功耗！
景芯SoCv3.0，是一款用于【芯片全流程实战培训】的低功耗多媒体SoC！
景芯SoC系统分为三个层次的功耗管理，并集成低功耗RISC-V处理器，集成ITCM SRAM、DTCM SRAM，集成MIPI、ISP、USB、QSPI、UART、I2C、GPIO等IP，采用SMIC40工艺流片。
高速接口的Verilog设计实现 从图像算法到RTL设计实现 MIPI、ISP的Verilog实现与仿真 Lint、CDC检查及UVM验证 SoC子系统的C驱动仿真 后仿真
SoC子系统级的UVM环境搭建 SoC子系统级的UVC环境搭建 SoC子系统级的VIP环境搭建 SoC子系统的DMA SRAM UVM联合验证 SoC子系统的UART UVC验证 SoC子系统的长包、短包、超长包、毛刺包、包头/包尾错误UVM验证
仅验证一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6
DFT设计(芯片级) Synthesis逻辑综合(芯片级） 低功耗UPF设计、CLP技术 formal验证等技术
(四)SoC后端课程，您将学会
低功耗设计
布局布线(低功耗FF flow) StarRC/QRC STA/Tempus 功耗分析 DRC/LVS设计
仅后端一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6
课程提供服务器供大家实践！带你从算法、前端、DFT到后端全流程参与SoC项目设计。请联系号主报名！联系微信：135-4139-0811
景芯SoC训练营图像处理的数据通路：
一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、STA分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。升级后的芯片设计工程V4.0 flow如下：
SoC一键式执行flow
MIPI DPHY+CSI2解码
数字电路中经典设计：多条通信数据Lane Merging设计实现
数字电路中经典设计：多条通信数据Lane Distribution实现
景芯SoC验证架构
景芯SoC全芯片验证架构：
景芯资深老学员告诉我，留学X国的硕士去外企某芯片巨头薪资是20万+美金！折合RMB超过140万，才25岁左右的小伙子！薪资超140万！
小编去看了glassdoor的工资：
1-3经经验的ASIC Engineer的工资报价有212K美刀，20万美刀。
7-9年经验的ASIC Engineer的工资报价有311K美刀，30万美刀。
当然具体薪资也是看每个候选人的水平以及岗位匹配度。
学历、项目经验都是非常重要的，期待着景芯战友们的更多捷报！走出国门，世界更精彩！景芯SoC项目的正能量之大，小编自己都很震撼，小编一定持续打磨，让景芯战友们一起成功！
景芯SoC UPF低功耗设计
全芯片UPF低功耗设计(含DFT设计)
景芯SoC训练营培训项目，低功耗设计前，功耗为27.9mW。
低功耗设计后，功耗为0.285mW，功耗降低98.9%！
电压降检查：
低功耗检查：
芯片的版图设计V1.0
芯片的版图设计V2.0
芯片的版图设计V4.0
低功耗设计的DRC/LVS，芯片顶层的LVS实践价值极高，具有挑战性！业界独一无二的经验分享。
ISP图像处理
dpc - 坏点校正
blc - 黑电平校正
bnr - 拜耳降噪
dgain - 数字增益
demosaic - 去马赛克
wb - 白平衡增益
ccm - 色彩校正矩阵
csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)
gamma - Gamma校正 (对亮度基于查表的Gamma校正)
ee - 边缘增强
stat_ae - 自动曝光统计
stat_awb - 自动白平衡统计
CNN图像识别
支持手写数字的AI识别：
仿真结果：仿真识别上图7、2、1、0、4、1、4、9
景芯SoC 3.0 ISP：
景芯SoC V3.0 DFT方案：
如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！
景芯学员们，小编十分感谢你们对景芯的肯定、信任和支持，你们的鼓励让小编十分感激，小编一定更努力精心打磨景芯SoC实战课，我承诺，一定要做到零差评，让大家无论资深还是资浅都能从景芯训练营获得成长！
