据消息透露，台积电正酝酿向其成熟工艺客户，特别是在7纳米、14纳米乃至更大线宽的工艺节点上，提供折扣优惠，以此策略来应对来自三星以及中国大陆晶圆制造厂的激烈竞争。知名半导体行业分析师陆行之指出，此番传言很可能是部分集成电路（IC）设计企业为争取更低成本的产能而释放的信息，然而，这种打折行为对于长期稳定的客户而言显得并不公平。
为了提高成熟工艺的生产线利用率，并缓解因市场竞争加剧而可能导致的平均售价（ASP）下降风险，市场上有说法称台积电正考虑对成熟工艺客户实施价格优惠。业内预估，明年成熟工艺领域的价格压力依然严峻，台积电部分成熟工艺产品或将率先推出优惠政策，采取“多订多省”的策略。
陆行之在其社交媒体平台上发表观点称，尽管8英寸及12英寸成熟工艺的产能利用率明显不及7纳米及以下的先进工艺，但对于台湾地区的晶圆代工厂而言，若仅因追求短期利益而盲目跟随那些追求低成本、产品缺乏差异化、核心竞争力不足的设计公司，通过大量生产低价产品来维持运营，这种做法不仅不应以量议价，反而应当考虑逐步提价以应对成本上升。他认为，这类消息的流传很可能是某些设计公司为了获得低价产能而故意放出的风声。
陆行之进一步分析，相较于中国台湾设计公司通常能达到的15%至25%的营业利润率，台湾成熟工艺晶圆代工厂虽然表面上看似也拥有相近的利润率，但如果将非现金折旧加回计算，其利润水平远不足以支撑每季度庞大的资本支出。因此，为了短期提升产能利用率而采取降价措施，实则意义不大，且对现有客户，尤其是那些不会因价格变动而轻易转移的忠诚客户，造成了不公平待遇。
根据TrendForce的最新研究报告，预计2025年成熟工艺的产能利用率将提升10个百分点，突破70%的大关。然而，同年预计将有一波之前推迟的新产能陆续释放，主要集中在28纳米、40纳米及55纳米等成熟工艺，这意味着成熟工艺产品的价格将面临持续下行的压力。
景芯SoC v3芯片全流程实战
终身辅导、一对一辅导是景芯SoC训练营的特色！
手把手教您搭建SoC，从入门到进阶，带您掌握熟悉架构、算法、设计、验证、DFT、后端全流程低功耗！直播视频不定期升级！让您快速超越同龄人！
报名微信：13541390811
景芯全流程课程如下：
景芯SoC设计 视频+文档+实战+一对一辅导（视频免费）
景芯SoC验证 视频+文档+实战+一对一辅导（视频免费）
景芯SoC中端 视频+文档+实战+一对一辅导（视频免费）
景芯SoC后前 视频+文档+实战+一对一辅导（视频免费）
进阶课程：
12nm 2.5GHz A72 低功耗DVFS实战培训（价格不到同行1/2）
DDR4/3项目实战培训（价格不到同行1/2）
小编逐步将教程、芯片设计全流程知识公布在知识星球，包括设计、验证、DFT、后端全流程知识以及大量技术文档，如果你和我一样渴求知识，不惧怕全流程的知识爆炸，那么欢迎您加入讨论学习，共同进步！
景芯主营业务是design service+一对一芯片辅导培训！
另外小编团队提供芯片Design Service，设计服务包括：
提供SoC、MCU、ISP、CIS等芯片设计、验证、DFT设计服务
提供DDR/PCIE/MIPI/CAN/USB/ETH/QSPI/UART/I2C等IP设计
提供5nm、7nm、12nm、28nm、40nm、55nm、65nm、90nm等后端设计
提供高校、企业定制化芯片设计服务、设计培训业务
手把手教您掌握SoC算法、设计、验证、DFT、后端全流程低功耗！
景芯SoCv3.0，是一款用于【芯片全流程实战培训】的低功耗多媒体SoC！
景芯SoC系统分为三个层次的功耗管理，并集成低功耗RISC-V处理器，集成ITCM SRAM、DTCM SRAM，集成MIPI、ISP、USB、QSPI、UART、I2C、GPIO等IP，采用SMIC40工艺流片。
高速接口的Verilog设计实现 从图像算法到RTL设计实现 MIPI、ISP的Verilog实现与仿真 Lint、CDC检查及UVM验证 SoC子系统的C驱动仿真 后仿真
SoC子系统级的UVM环境搭建 SoC子系统级的UVC环境搭建 SoC子系统级的VIP环境搭建 SoC子系统的DMA SRAM UVM联合验证 SoC子系统的UART、I2C、QSPI UVM验证
仅验证一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6
DFT设计(芯片级) Synthesis逻辑综合(芯片级） 低功耗UPF设计、CLP技术 formal验证等技术
(四)SoC后端课程，您将学会
低功耗设计
布局布线(低功耗FF flow) StarRC/QRC STA/Tempus 功耗分析 DRC/LVS设计
仅后端一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6
课程提供服务器供大家实践！带你从算法、前端、DFT到后端全流程参与SoC项目设计。请联系号主报名！联系微信：135-4139-0811
景芯SoC训练营图像处理的数据通路：
景芯SoC的CRG设计：
一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、STA分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。升级后的芯片设计工程V2.0 flow如下：
SoC一键式执行flow
MIPI DPHY+CSI2解码
数字电路中经典设计：多条通信数据Lane Merging设计实现
数字电路中经典设计：多条通信数据Lane Distribution实现
UPF低功耗设计
全芯片UPF低功耗设计(含DFT设计)
景芯SoC训练营培训项目，低功耗设计前，功耗为27.9mW。
低功耗设计后，功耗为0.285mW，功耗降低98.9%！
电压降检查：
低功耗检查：
芯片的版图设计V1.0
芯片的版图设计V2.0
低功耗设计的DRC/LVS，芯片顶层的LVS实践价值极高，具有挑战性！业界独一无二的经验分享。
ISP图像处理
dpc - 坏点校正
blc - 黑电平校正
bnr - 拜耳降噪
dgain - 数字增益
demosaic - 去马赛克
wb - 白平衡增益
ccm - 色彩校正矩阵
csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)
gamma - Gamma校正 (对亮度基于查表的Gamma校正)
ee - 边缘增强
stat_ae - 自动曝光统计
stat_awb - 自动白平衡统计
CNN图像识别
支持手写数字的AI识别：
仿真结果：仿真识别上图7、2、1、0、4、1、4、9
景芯SoC 3.0 ISP：
景芯SoC V3.0 DFT方案：
如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！
景芯学员们，小编十分感谢你们对景芯的肯定、信任和支持，你们的鼓励让小编十分感激，小编一定更努力精心打磨景芯SoC实战课，我承诺，一定要做到零差评，让大家无论资深还是资浅都能从景芯训练营获得成长！
