周郁明 楚金坤 周伽慧
（安徽工业大学 安徽省高校电力电子与运动控制重点实验室）
摘要
由低压硅金属−氧化物−半导体场效应晶体管（ Silicon Metal-Oxide-Semiconductor Field-Effect Transistor, Si MOSFET） 和碳化硅结型场效应晶体管（Silicon Carbon Junction Field-Effect Transistor, SiC JFET） 构成的SiC/Si 级联（Cascode）器件，兼具了低压Si MOSFET 易于驱动、SiC JFET 高耐压低损耗等优点。该文采用实验和数值模拟的方式研究了低压Si MOSFET 对SiC/Si 级联器件短路特性的影响，结果表明，在短路过程中SiC/Si 级联器件中的SiC JFET 最高温度比单独的SiC JFET 短路时的最高温度低，SiC/Si 级联器件的短路失效时间得到了延长，并且随着Si MOSFET 额定电压的增加，SiC/Si 级联器件短路失效延长的时间也在增加。
基于碳化硅（SiC）宽禁带半导体材料的功率半导体器件具有高临界击穿场强、高电子迁移率、高热导率等特性，非常适合于电机驱动、电力牵引、分布式电源系统等高效率和高功率密度的应用场合。目前已经商业化的碳化硅功率半导体器件有肖特基二极管（Schottky Barrier Diode, SBD）、结型场效应晶体管（Junction Field-Effect Transistor,JFET） 、金属−氧化物−半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET） [1-2]。相较于SiC MOSFET， SiC JFET具有更多的优势，它没有栅极氧化层，制造工艺更简单，成本更低，也不存在SiC/Si 界面可靠性的问题，并且具有更高的电子迁移率、更低的通态电阻和更小的结电容。然而，出于性能和成本的考虑，SiC JFET 经常被设计成耗尽型器件，这给习惯应用增强型器件的电路设计人员带来诸多不便。实际应用中，耗尽型SiC JFET 可以通过串联一只增强型低压硅（Si）MOSFET 来实现增强型工作模式，这一组合称为SiC/Si 级联（ Cascode） 器件[3]。SiC/Si级联器件采用低压Si MOSFET 的驱动电路，并具有SiC JFET 器件的优点，在高功率、高效率变换器中具有广阔的应用前景[4-8] 。
目前市场上已有SiC/Si 级联器件产品，开关特性也得到了系统研究，结果表明，SiC JFET 串联低压Si MOSFET 后，开关速度和开关损耗都得到了改善[9-13]。与此同时，SiC/Si 级联器件的短路特性也到了研究。文献[14] 研究了SiC/Si 级联器件在脉宽为1.5 μs、偏置电压为击穿电压85% 的条件时重复短路脉冲作用下的特性退化情况，经过200 个短路脉冲，SiC/Si 级联器件的通态电阻增加了1.84%，但阈值电压基本没有变化；文献[15] 采用实验和数值模拟方式研究了SiC/Si 级联器件的短路特性和失效模式，器件的初始温度对SiC/Si 级联器件的短路特性影响不大，数值模拟研究表明，短路过程中SiC JFET 耗尽区因热而产生的载流子在JFET 的栅极形成了较大的泄漏电流，导致SiC JFET“热奔”，而此时低压Si MOSFET 还能正常关断，然而，该文仅分析了SiC/Si 级联器件的短路失效，并没有与单独SiC JFET 的短路失效作对比，无法评估SiC JFET串联低压Si MOSFET 后短路特性的变化。
SiC/Si 级联器件的特性主要由SiC JFET 决定，尽管低压Si MOSFET 在级联器件中只起到开关控制作用，然而，SiC/Si 级联器件在器件组合结构上毕竟不同单个的SiC JFET，低压Si MOSFET 对SiC/Si 级联器件短路特性的影响， 以及低压Si MOSFET 自身的额定电压对SiC/Si 级联器件短路特性的影响，需要得到进一步的研究，以便进一步明确SiC/Si 级联器件的短路失效机理。
本文通过实验和数值模拟的方式对比了SiC/Si级联器件与SiC JFET 的短路失效， 分析了SiC JFET 和SiC/Si 级联器件在短路失效时刻的温度分布，研究了SiC/Si 级联器件中低压Si MOSFET 对级联器件短路特性的影响，并讨论了不同额定电压的Si MOSFET 对SiC/Si 级联器件短路特性的影响。
1 短路实验
SiC/Si 级联器件是将低压Si MOSFET 的漏极（Drain, D）−源极（Source, S）并联在SiC JFET的源极（Source, S）−栅极（Gate, G）之间，连接方式如图1 所示，其中，图1a 为级联器件的组成结构示意图，图1b 为采用TO247-3L 封装形式的级联器件的内部连线。
一般而言，功率半导体器件的短路事件主要在两种故障状态下发生[16]：1）硬开关故障（HSF）；2）负载故障（FUL）。前者是功率半导体器件已经被短路，然后功率半导体器件导通，后者是功率半导体器件已经处于导通状态时负载短路。本文采用第一种方式来研究低压Si MOSFET 对SiC/Si 级联器件短路特性的影响，短路测试电路原理图与实验现场图如图2 所示，其中，图2a 中UDC 为直流电源，CDC 为储能电容，DUT 为被测功率半导体器件，UD 为驱动电压，RG 为驱动电阻。
图1b 中采用TO247-3L 封装的级联器件，短路测试时只能测到整个器件的电压和电流，这不利于深入分析低压Si MOSFET 对SiC/Si 级联器件短路特性的影响。本文短路测试的DUT，除了TO247-3L 封装的SiC/Si级联器件，还有分立的SiC JFET、Si MOSFET 以及由分立的SiC JFET 和Si MOSFET 构成的级联器件， 其中， 分立的SiC JFET 与SiC/Si 级联器件来自于同一家厂商，Si MOSFET 为沟槽栅结构，与所选用的SiC/Si 级联器件产品手册对其中的Si MOSFET 的描述保持一致。表1 列出了所选用的SiC/Si 级联器件、分立的SiC JFET 和Si MOSFET 的型号、参数及其封装形式。
图3 展示了表1 所示的器件在短路过程中的电压和电流，包括漏源电压VDS、栅极电压VGS、漏源电流IDS、栅极电流IGS，测试时图3a−图3c 的直流电源UDC 为400 V，图3d 为25 V。表2 总结了图3在4 种测试情况时的短路饱和电流峰值和短路失效时间。
2 数值模型的建立
利用半导体器件计算机模拟软件（TCAD）建立了SiC/Si 级联器件中SiC JFET 和Si MOSFET 的数值模型。表1 所示额定电压为650 V 的SiC JFET，其理论击穿电压一般设计为800 V， 30 V 的SiMOSFET的理论击穿电压为38 V，根据此规则，TCAD 中建立的SiC JFET 和Si MOSFET 的半幅二维数值模型如图4 所示，包括N 型衬底、N 型漂移区、P 型基区、N 型基区，N 型源区、P 型源区和相应的电极，其中，N 型漂移区和P 型基区的掺杂浓度和厚度决定了半导体器件的击穿。
数值模型在模拟短路特性时，考虑了高温下的带隙变窄效应、载流子复合效应、高载流子密度下的俄歇复合效应，引入了与温度相关的载流子迁移率模型，同时，为了进一步提高模型的精度，SiCJFET 采用了文献[17] 中与温度相关的热容率。图5展示了图4 所示的SiC JFET、SiC JFET 与SiMOSFET 构成的分立级联器件在直流电压为400V 时短路过程中的电压和电流，其中，描述功率半导体器件短路特征的两个关键参数—短路时的饱和电流峰值和短路失效时间，SiC JFET 分别为206A 和4.86μs，SiC JFET 与Si MOSFET 构成的分立级联器件分别为132 A 和5.8 μs，与表2 所示的实验结果基本一致。
3 结果分析
表2 所示，由分立器件组成的级联器件和采用TO247-3L 封装的级联器件它们的短路饱和电流峰值和短路失效时间相近，但与单独的SiC JFET相差较大，同时也可以看到，SiC JFET 串联了低压Si MOSFET 后， 短路失效时间延长了。SiC
JFET 串联低压器件后短路失效时间得到了延长，这个能够从数值模型内的温度分布来分析。图6 给出了单独的SiC JFET 和SiC/Si级联器件在短路失效时刻器件内的温度分布，图7 给出了在短路失效前器件内最高温度的变化。从图6a 可以看出，SiCJFET 失效时，最高温度位于从漏极到源极的电流通道上的N-漂移区，并向SiC JFET 的上表面扩散，导致SiC JFET 的栅极出现了泄漏电流，最终在失效时刻，SiC JFET 的栅极电流也出现了失控现象（见图3b），不过栅极泄漏电流的形成最初是从靠近沟道中的温度最高点附近开始，之后才向左右两侧扩散，因而栅极泄漏电流上升较为缓慢。当SiC JFET 与Si MOSFET 组成级联器件后，图6b所示的SiC JFET 的高温区位于源极附近区域，并向左右两侧的栅极区域延伸，因而SiC JFET 的栅极也会出现泄漏电流，这个泄漏电流覆盖整个SiCJFET 的栅极区域，因此在短路失效后级联器件中的SiC JFET 栅极泄漏电流快速上升。同时，从图7可以看出，在失效前，单独的SiC JFET 在短路过程中的最高温度一直都比SiC/Si 级联器件的最高温度高，温度高意味着器件的损耗高，器件发热严重，最终因为热击穿而失效。
形成图6 和图7 两种器件内的温度分布差异，与SiC/Si 级联器件的组成结构有关。导通后的低压Si MOSFET 等效为一个小电阻， 相当于在SiC/Si 级联器件的短路电流通道上增加了一个小电阻，这个小电阻在一定程度上能降低短路饱和电流的峰值，在一定程度上抑制了SiC JFET 内的温升，同时器件内的热量也能够扩散到SiC JFET 的源极表面，因而形成了图6b 所示的SiC JFET 源极表面附近的温度分布。
另外，从图6b 可以看出，SiC/Si级联器件失效时Si MOSFET 内的温度远比SiC JFET低，这和图2d 所示的Si MOSFET 较强的短路耐受能力有关，因而级联器件短路时先失效的是SiC JFET。
SiC JFET 串联低压Si MOSFET 后短路失效时间得到了延长，这个延长时间还与低压Si MOSFET自身的额定电压有关。图8 展示了额定电压分别为30 、40 、100 V 的Si MOSFET 与同一型号的SiC JFET 构成的分立级联器件的短路失效时的实验波形，可以看出随着Si MOSFET 额定电压的增加，分立级联器件的短路失效时间也相应增加。在这个实验中，由于用大电流钳测了SiC JFET 的栅极电流，额外引入了一段导线，这带来了一定的寄生电感，与图3c 中没有引入额外导线的分立级联器件相比，失效电流上升较为缓慢。
图8 中3 种额定电压的Si MOSFET 来自于同一厂商、同一种封装，并且额定电流都为30 A，可以判定随着额定电压的增加，Si MOSFET 的内阻也增加，所构成的分立级联器件的短路饱和电流峰值相应降低，进一步延长了短路失效时间。
图8 中的SiC JFET 栅极电流在级联器件失效时快速上升，达到峰值后又下降，之后又快速上升。第一个快速上升阶段，与前述的SiC JFET 内温度分布有关，栅极泄漏电流覆盖整个SiC JFET的栅极区域，之后主要受载流子速度饱和以及载流子迁移率负温系数等效应的影响，泄漏电流到达峰值后又下降，最终由于栅极区域的反偏PN 结被击穿栅极电流也出现了失控，因而级联器件中Si CJFET 的失效先是漏源极失效，之后是栅极失效。
4 结束语
本文利用实验和数值模拟的方式研究了低压Si MOSFET 对SiC/Si 级联器件短路特性的影响，结果表明，SiC JFET 串联低压Si MOSFET 后短路失效时间得到了延长，数值模拟结果显示，短路过程中SiC/Si 级联器件中SiC JFET 内的最高温度比单独SiC JFET 的最高温度低。最后讨论了不同额定电压的Si MOSFET 对SiC/Si 级联器件短路特性的影响，结果表明，随着低压Si MOSFET 额定电压的增加，SiC/Si 级联器件的短路失效时间也增加。
