李智 张立文 李娜
（河南科技大学电气工程学院）
摘要：
基于Ａｎｓｙｓ有限元软件，采用三级子模型技术对多层铜互连结构芯片进行了三维建模。研究了１０层铜互连结构总体互连线介电材料的弹性模量和热膨胀系数对铜互连结构热应力的影响，在此基础上对总体互连线介电材料的选择进行优化。结果表明，总体互连线介电材料的热膨胀系数对铜互连结构的热应力影响较小，而弹性模量对其影响较大；各层介电材料热应力与弹性模量成正比，ＳｉＮ界面热应力与弹性模量成反比。最后，为了降低铜互连结构关键位置热应力，通过选用不同参数材料组合对总体互连线介电材料的选取进行优化，提高了铜互连结构可靠性。
０引言
随着集成电路制造技术进入数十纳米级，金属互连线的宽度不断减小、层数不断增加，更细更长的金属互连线的电阻－电容（ＲＣ）延迟时间已无法忽略，因此采用铜、低介电常数（ｌｏｗ－ｋ）介电材料代替铝、二氧化硅来降低ＲＣ延迟［１－２］。在多层铜互连结构中，封装过程中因芯片与基板间的热膨胀系数不匹配而产生热应力，直接耦合到ｌｏｗ－ｋ介质中驱动界面分层［３］，引发可靠性问题。对ｌｏｗ－ｋ介质热应力的可靠性研究备受关注。
目前，国内外学者们的研究内容是封装过程中芯片与基板间的热膨胀系数不匹配引发的互连可靠性，即芯片封装交互作用［３－１１］。Ｘ．Ｆ．Ｚｈａｎｇ等人采用了四层铜互连结构，通过计算裂纹扩展的能量释放率研究了介电材料属性对能量释放率的影响［３－４］。Ｓ．Ｒａｇｈａｖａｎ等人计算铜互连结构裂纹扩展的能量释放率，得出能量释放率最大的位置区域［５］。Ｃ．Ｊ．Ｕｃｈｉｂｏｒｉ等人采用四层铜互连结构，使用ＳｉＯ２分别替代Ｍ４层介电材料ｌｏｗ－ｋ、ＳｉＯＣ层，能量释放率降低了３４％、３５％［６－７］。Ｌ．Ｌ．Ｍｅｒｃａｄｏ等人通过计算裂纹Ｊ积分研究了铜互连结构介电材料、互连层数对裂纹扩展的影响［８］。Ｌ．Ｌｉｎ等人研究了铜柱、焊料、ＰＩ开口等尺寸参数对铜互连结构热应力的影响［９－１０］。Ｍ．Ｗ．Ｌｅｅ等人研究了硅层厚度、基板厚度、ＰＩ层厚度、铜柱高度、焊点数量等对铜互连结构ｌｏｗ－ｋ层热应力的影响［１１］。
在铜互连结构中，互连级与封装级的尺寸相差较大，直接对其建模仿真会占用巨大计算资源。采用多级子模型技术可有效解决这一问题。对于铜互连结构，可采用四级子模型技术进行建模［３－４，６－７］，但计算精度不高。也可采用二级子模型技术建模［８－９］，但需总体模型精细网格来保证子模型的计算精度。
本文提出了一种降低铜互连结构关键位置热应力的优化方法。综合考虑计算资源和精度，本文采用三级子模型技术进行结构建模。采用针对１０层铜互连结构，研究不同的总体互连线介电材料对铜互连结构介电材料热应力的影响。在此基础上，进一步对总体互连线介电材料进行优化，降低超低介电常数（ｕｌｔｒａｌｏｗ－ｋ，ＵＬＫ）和ＳｉＮ界面热应力，最终提高了铜互连结构的可靠性。
１建模与参数选择
本文使用对称边界条件约束对称模型中心点的所有自由度，禁止产生刚性位移。基于有限元软件，本文采用三级子模型技术，建立了铜互连结构芯片的三维模型，有限元模型如图１所示。
考虑到芯片对称性，采用芯片的１／４结构建模，第一级模型如图１（ａ）所示。铜互连结构部分比整个芯片模型的基板和硅层的厚度都薄很多，构建第一级模型时采用均匀等效层替代铜互连结构，使铜互连结构参与芯片整体模型的形变，该方法的精度不受影响［９－１０，１２］。第一级模型包括ＰＩ层、钝化层、等效层、铜焊点、基板、硅层等，它们的尺寸如表１所示［１３－１４］。
第二级模型主要针对关键焊点区域，其建模区域源自第一级模型的求解结果，即热应力值最大区域，如图１（ｂ）所示。第二级模型区域位于距芯片最远处的焊点位置，模型边界条件是将第一级模型计算的位移场通过插值，施加到切割边界处，切割边界需远离热应力集中区域。第二级模型包括部分硅、部分基板、铜焊点、ＰＩ层、钝化层，其中铜焊点包括铜柱、焊料、正八边形铝焊盘和铜焊盘。采用均匀等效层替代铜互连结构。
第三级模型是是铜互连结构模型，如图１（ｃ）所示，其包括１０层。模型边界条件是将第二级模型位移场通过插值，施加到切割边界处。Ｍ１～Ｍ８层使用ＵＬＫ作为介电材料。
在芯片封装交互作用研究中，常采用芯片回流焊的温度作为载荷。虽然回流焊过程中峰值温度远低于制作工艺的峰值温度，但是，芯片封装交互作用在ｌｏｗ－ｋ界面产生的能量释放率远远大于制作工艺产生的能量释放率，且大于ｌｏｗ－ｋ界面的临界能量释放率［１５］。因此，芯片封装交互作用会导致铜互连结构ｌｏｗ－ｋ界面的断裂、分层，引发可靠性问题。将回流焊的温度作为最高温度载荷，因填充胶会缓解铜互连结构的热应力，所以本文仿真模型没有使用填充胶。假设封装过程中整体温度变化均匀，２２０℃回流焊温度设为焊料的热应力自由温度，温度以１℃／ｓ的速率降至室温２５℃。本文使用的材料属性如表２所示［７，１０－１１，１７］。
２结果分析与讨论
本文第一级模型的形变及第二级模型热应力分布图如图２所示。
温度载荷作用后第一级模型Ｚ方向形变如图２（ａ）所示。可以看出，封装芯片的形变呈中间凸起状，基板边角部分的形变大于芯片边角部分。基板边角承受了最大的形变。原因是，基板的热膨胀系数（１６×１０－６·℃－１～２３×１０－６·℃－１）比硅大得多，且硅和基板在所有材料中的占比最大，降温过程中基板收缩的速度比硅快得多，所以引起模型的形变呈凸起状。
第二级模型等效层Ｚ方向的热应力分布如图２（ｂ）所示。图中，红色部分是拉应力，为正值，蓝色部分是压缩应力，为负值。等效层受拉应力的作用区域大于压缩应力。
第二级模型等效层剪切应力分如图２（ｃ）所示。可以看出，在封装过程中，等效层同样受剪切应力的影响，但其最大值小于Ｚ方向热应力值。可知，铜互连结构Ｚ方向热应力占据主导地位。根据材料力学最大拉应力强度理论，需通过第一主应力对铜互连结构进行研究。
２．１总体互连线介电材料的弹性模量和热膨胀系数对热应力的影响
不同ＭＳＱ材料用于总体互连线介电材料时的第一主应力分布如图３所示。采用三级子模型技术对１０层铜互连结构进行分析。Ｍ１～Ｍ８层介电材料使用ＵＬＫ。Ｍ９、Ｍ１０层为总体互连线，介电材料使用不同的ＭＳＱ材料（假设），材料参数如表３所示［３］。
图３（ａ）所示为Ｍ１～Ｍ１０层介电材料的热应力分布。可以看出，总体互连线使用不同介电材料时，对Ｍ１～Ｍ８层使用ＵＬＫ时，热应力值很小，变化趋势相同，热应力均在Ｍ８层时达到最大值。原因是，铜焊点的热应力值很大，Ｍ８层离铜焊点的距离更近，易产生集中热应力而引发可靠性问题，Ｍ１层的热应力值最小、安全。不同ＭＳＱ作总体互连线介电材料时，Ｍ９层与Ｍ１０层的热应力值基本相同，但随着材料参数的变化，热应力值整体明显变化。ＭＳＱ材料热膨胀系数相同时，弹性模量越小，热应力值越小。如ＭＳＱ－Ｂ中Ｍ９层的热应力值小于Ｍ８层，原因是ＭＳＱ－Ｂ与ＵＬＫ的弹性模量值相差较大，ＵＬＫ抵抗形变能力比ＭＳＱ－Ｂ强，导致ＵＬＫ热应力较大。ＭＳＱ材料弹性模量相同时，随着热膨胀系数的变化，热应力变化并不明显。可知，Ｍ９层、Ｍ１０层的热应力取决于其弹性模量。
图３（ｂ）所示为Ｍ１０层顶部相邻的ＳｉＮ界面层的热应力分布。可以看出，ＭＳＱ－Ｂ作总体互连线介电材料时，ＳｉＮ界面层的热应力值最大；ＭＳＱ材料热膨胀系数不变时，ＳｉＮ界面层热应力与ＭＳＱ材料的弹性模量成反比；热膨胀系数对ＳｉＮ界面层的热应力影响较小。ＳｉＮ界面层的热应力值明显比Ｍ１～Ｍ１０层大。原因是，ＭＳＱ介电材料的弹性模量比ＳｉＮ界面层小得多，其抗变形能力很弱，导致Ｍ１０层顶部相邻的ＳｉＮ界面层出现热应力集中现象，引起ＳｉＮ界面分层、断裂，从而影响铜互连结构的可靠性。
综上可知，总体互连线介电材料的热膨胀系数对Ｍ９、Ｍ１０层和ＳｉＮ界面层的热应力影响较小，但对弹性模量的影响较大。根据胡克定理σ＝εＥ（σ、ε表示应力和应变，Ｅ表示弹性模量），温度载荷下形变取决于不同材料的热膨胀系数失配，则总体模型形变取决于芯片与基板间的热膨胀系数失配。铜互连结构在总体模型中占比很小，其对总体模型形变的影响很小，所以总体互连线介电材料的热膨胀系数对Ｍ９、Ｍ１０层的热应力影响不大，弹性模量对热应力的影响较大。Ｍ９、Ｍ１０层热应力与总体互连线介电材料的弹性模量成正比，ＳｉＮ界面层的热应力与弹性模量成反比。
２．２不同的总体互连线介电材料对铜互连结构热应力的影响
通常采用ＵＳＧ、ＳｉＯ２、ＦＳＧ等材料作铜互连结构的总体互连线介电材料［７，１０，１７］。Ｍ１～Ｍ９层介电材料及ＳｉＮ界面层的第一主应力分布如图４所示。
ＵＳＧ、ＳｉＯ２、ＦＳＧ和ＭＳＱ分别作总体互连线介电材料时，Ｍ１～Ｍ８层（ＵＬＫ）的热应力分布如图４（ａ）所示。可以看出，弹性模量越大，各层热应力值越大，Ｍ１层热应力值最小。Ｍ１～Ｍ２层热应力值迅速增大，之后Ｍ２～Ｍ５层热应力缓慢变化。原因是，Ｍ２层比Ｍ１层厚，且Ｍ２～Ｍ５层厚度相等。从Ｍ６层开始，热应力值呈迅速增加的趋势，Ｍ８层热应力达到最大值。ＵＬＫ材料的机械特性低、粘附性差，过大热应力引起铜互连结构的分层、断裂。因此，Ｍ８层是易发生断裂失效的关键位置之一。
对于不同的总体互连线介电材料，Ｍ９层与Ｍ１０层的热应力值基本相同（从图３（ａ）可知），因此图４（ｂ）只给出了Ｍ９层和与Ｍ１０层相邻ＳｉＮ界面层的热应力对比。显然，与Ｍ１０相邻ＳｉＮ界面层的热应力值远大于Ｍ９层。可知，与Ｍ１０相邻ＳｉＮ界面层也是易发生失效的关键位置之一。
从ＭＳＱ、ＦＳＧ到ＳｉＯ２，它们的弹性模量不断增大，ＳｉＮ界面热应力不断减小。ＵＳＧ介电材料的弹性模量虽最大，但其ＳｉＮ界面热应力值却不是最小、略大于ＳｉＯ２、ＦＳＧ，这源于ＵＳＧ有较大的热膨胀系数而引起的较大热应力。
对于不同的总体互连线介电材料，Ｍ９层热应力值从大到小的排序为：ＵＳＧ＞ＳｉＯ２＞ＦＳＧ＞ＭＳＱ。从图４（ａ）可知，Ｍ８层热应力从大到小的排序为：ＵＳＧ＞ＳｉＯ２＞ＦＳＧ＞ＭＳＱ，表明Ｍ８层热应力值与Ｍ９层热应力密切相关。为了减小Ｍ８层热应力，需使用弹性模量较小的介电材料，但这又使得ＳｉＮ界面层热应力值较大。因此，需要进一步对总体互连线介电材料选取进行优化。
２．３总体互连线介电材料的选择优化
从上述分析可知，为了提高铜互连结构的可靠性，不仅要减小ＳｉＮ界面层热应力，还要降低Ｍ８层（ＵＬＫ）热应力值。对这两类热应力影响最大的是Ｍ９层、Ｍ１０层介电材料的参数。介电材料及ＳｉＮ界面层第一主应力分布如图５所示。
图中，“ＵＳＧ”表示Ｍ９、Ｍ１０层均使用ＵＳＧ，“ＳｉＯ２”表示Ｍ９、Ｍ１０层均使用ＳｉＯ２。“ＳｉＯ２＋ＵＳＧ”表示Ｍ９层使用ＳｉＯ２、Ｍ１０层使用ＵＳＧ，“ＦＳＧ＋ＳｉＯ２”表示Ｍ９层使用ＦＳＧ、Ｍ１０使用ＳｉＯ２。以此类推。
采用“ＵＳＧ”时，Ｍ９层（条件一）的热应力分布如图５（ａ）所示。可以看出，热应力最大值位于Ｍ９层的边界区。该区域与Ｍ８层相邻，造成Ｍ８层热应力值增加，易引发可靠性问题。
采用“ＳｉＯ２＋ＵＳＧ”时，Ｍ９层（条件二）的热应力分布如图５（ｂ）所示。可以看出，Ｍ９层热应力值远小于图５（ａ）的热应力值，最大热应力值位于Ｍ９层中间位置，距离Ｍ８层较远，其对Ｍ８层热应力的影响降低。这表明，对Ｍ９、Ｍ１０层的优化有助于降低关键位置的热应力。
Ｍ９、Ｍ１０层使用不同介电材料组合时，Ｍ１～Ｍ８层（ＵＬＫ）热应力分布如图５（ｃ）所示。可以看出，与采用“ＵＳＧ”相比，采用“ＳｉＯ２＋ＵＳＧ”时热应力值明显降低，而采用“ＦＳＧ＋ＳｉＯ２”时热应力值进一步降低。采用“ＳｉＯ２＋ＵＳＧ”时，Ｍ１～Ｍ８层热应力值与采用“ＳｉＯ２”时热应力值基本相等。采用“ＦＳＧ＋ＳｉＯ２”时，Ｍ１～Ｍ８层热应力值与采用“ＦＳＧ”时热应力值基本相等。这表明，Ｍ１～Ｍ８层热应力值取决于Ｍ９层介电材料，与Ｍ１０层介电材料关系不大。Ｍ９层选择弹性模量较小的介电材料时，能有效降低Ｍ８层热应力值。
Ｍ９、Ｍ１０层使用不同介电材料组合时，ＳｉＮ界面层热应力分布如图５（ｄ）所示。可以看出，采用“ＳｉＯ２＋ＵＳＧ”时，ＳｉＮ界面层热应力值与采用“ＵＳＧ”时热应力值基本相等；采用“ＦＳＧ＋ＳｉＯ２”时，ＳｉＮ界面层热应力值与采用“ＳｉＯ２”时热应力值基本相等。因此，ＳｉＮ界面层热应力值与Ｍ９层介电材料的关系不大，取决于Ｍ１０层介电材料。Ｍ９、Ｍ１０层选择合适的介电材料，有利于提高铜互连结构的可靠性。采用“ＦＳＧ＋ＳｉＯ２”时，Ｍ８层、ＳｉＮ界面的热应力值都达到最小值。
３结论
基于Ａｎｓｙｓ有限元分析软件，以１０层铜互连结构为研究对象，采用三级子模型技术对多层铜互连结构芯片进行三维建模。仿真分析了总体互连线介电材料的弹性模量、热膨胀系数对铜互连结构热应力的影响。结果表明，铜互连结构的热应力取决于总体互连线介电材料的弹性模量，而与其热膨胀系数关系不大。为了提高铜互连结构的可靠性，不仅要减小ＳｉＮ界面层热应力，还要降低Ｍ８层（ＵＬＫ）热应力值。最后，对Ｍ９层、Ｍ１０层的介电材料进行优化，降低铜互连结构关键位置的热应力，提高器件可靠性。
声明：本文由半导体材料与工艺转载，仅为了传达一种观点，并不代表对该观点的赞同或支持，若有侵权请联系小编，我们将及时处理，谢谢。
