▲关注中国信息化周报
凭借开源、简洁、模块化、可拓展等优势，RISC-V为全球芯片产业发展注入了新的活力。在近期举办的第二十一届中国国际半导体博览会（IC China 2024）上，中国工程院院士倪光南在主旨演讲中表示，开源RISC-V的兴起，为健全强化集成电路全产业链提供了机遇。设计环节：基于RISC-V的DSA提供智算发展新路径
当前智算的发展对计算架构提出了新的要求和挑战，包括更高的性能、更低的功耗、更强的并行计算能力和更好的安全保障能力。近年来，产业界通过软件定制化更有效地利用算力，以满足具体智算应用的定制化需求，但硬件定制化仍有待解决。倪光南指出，伴随着RISC-V的兴起，基于RISC-V的DSA（特定领域架构）有望为软件和硬件定制化提供一条新途径。DSA通过定制的架构适应智算需求，例如用于机器学习的神经网络处理器，用于图形学、VR等的GPU，可编程网关和接口等。DSA能力的充分发挥，需融合硬件和软件技术，包括更有效的并行算法，更有效的存储带宽利用，削减不必要的计算精度，采用面向领域的编程语言DSL等。而RISC-V架构包含了模块化和自定义扩展指令集功能，并为扩展指令集预留了扩展空间。用户可以为某个新应用或新算子，自定义一套扩展指令集及其支持的硬件模块，更加便捷地构成一个高效的DSA系统。封装环节：RISC-V与Chiplet融合缓解技术迭代压力
在芯片封装环节，RISC-V能够与Chiplet及其互联技术融合，在半导体技术的演进——包括DSA架构的实施中发挥更大作用。有别于将不同功能元器件整合到单芯片的SoC技术路线，基于Chiplet的异构集成对复杂的芯片功能进行分解，能够减少对先进制程的依赖，并更容易实现更高的良率，有望帮助产业界缓解来自技术难度、制造难度、高昂成本等方面的压力。一方面 Chiplet支持封装内部的异构集成，可以根据模块功能选择芯片制程。这意味着芯片设计企业可以仅仅对高性能的核心芯片采用先进制程，存储芯片、I/O 芯片等通用芯片粒可以采用成熟制程，从而降低成本，并降低对先进制程的依赖。另一方面，由于Chiplet由多颗芯粒组成，单颗芯粒的面积较小，更容易实现高良率。而直接设计一颗SoC需要使用较大的芯片面积，从而加剧了良率提升的难度，带来高昂的成本。再加上通用 Chiplet互联标准正在发展中，进一步促进了Chiplet的普及。在下游应用环节，RISC-V特别适合新兴市场，例如智联汽车、桌面计算、DSA服务器、物联网、工业控制等。这些应用又需要相应的基础软件、应用软件和各种配套设备的支持，有很强的牵引能力，能充分发挥我国超大规模市场优势。RISC-V也为发展基础软件提供了新机遇。在集成电路产业链的“芯片设计”和“下游应用”两个环节中，基础软件都发挥了重大作用，一般CPU架构的设计都需要基础软件的支持。而RISC-V提供的扩展指令功能集与基础软件有密切的关系，基础软件不仅在设计阶段，为设计自定义扩展指令集提供支持，同时也在下游应用中，为应用软件运用扩展指令集以及与该指令集相配合的专用硬件模块（如采用Chiplet及其互联技术实现某种“算子”功能）提供支撑。倪光南表示，推进开源RISC-V健全强化集成电路全产业链，有助于在新时期下，贯彻实施以科技创新催生新产业、新模式、新动能，发展新质生产力的方针。应该发挥中国新型举国体制优势、超大规模市场优势和人才优势，大力支持开源创新，积极参与全球科技创新网络和科技治理，与世界协同，为促进RISC-V生态繁荣贡献中国智慧，中国力量。
来源：中国电子报
—End—
注：转载、添加白名单以及商务合作请在公众号后台留言，未经许可、不得转载，不得随意修改及盗用原文。
