本文要点
高速 PCB 走线中的一些问题包括时间延迟、反射、电磁干扰和串扰。
高速走线的设计长度所对应的电路板的临界上升时间短于信号的上升时间。
遵循 3W 规则有助于减轻高速 PCB 中的串扰和干扰。
在大多数电子电路中，都有一个控制器来控制输出信号或维持电源电路的正常运行。在出现电流过大或输入电压突然升高等异常情况时，控制电路会启动 crowbar 电路，从而保护电源电路。
一般来说，控制电路使用高速时钟信号。在为这些时钟信号布线时，应遵循高速 PCB 走线准则。这不仅适用于时钟信号，微波和射频中使用的电路也属于高速电路，需要进行相应的设计。
01
高速 PCB 走线
电子电路中的时钟信号路径设计为高速 PCB 走线，以确保可靠性和信号完整性。时钟信号从低电平迅速变为高电平，表明这些信号的上升和下降时间非常短。PCB 走线应能够应对这些突然变化，微波和射频电路信号路径也应作为高速走线进行布线。
02
高速 PCB 走线的长度
高速 PCB 走线中的一些常见问题包括时间延迟、反射、电磁干扰和串扰。当高速 PCB 走线的长度与信号波长相当时，就会出现这些问题。高速或高速走线的长度直接影响高速电路的性能。
高速 PCB 走线可设计为微带线或带状线。这些线路的性能取决于通过线路的信号频率和路径长度。高速走线的设计长度所对应的电路板的临界上升时间短于信号的上升时间。
电路板的临界上升时间取决于高速 PCB 走线的临界长度。随着走线长度增加，PCB 的临界上升时间也会增加，从而导致阻抗失配。在这种情况下，高速 PCB 走线需要根据阻抗进行布线。
03
高速 PCB 走线的形状
在高速 PCB 电路板中，以直线布线的可能性很小；通常，高速应用的 PCB 设计中会有一些弯角。这些弯角会引起电路阻抗发生变化。在大多数电子电路中，弯角两侧的走线宽度是不同的。走线宽度变化会导致阻抗发生变化，而这些位置很容易产生反射。最糟糕的弯角是 90° 的弯角。标准做法是将高速走线设计为平滑弯曲的圆形。
04
高速 PCB 走线的间距
高速走线之间距离过近会导致串扰或干扰。为了消除这些影响，走线之间需要保持适当的间距。
遵循 3W 原则可能是一种有用的做法，即走线之间的距离必须等于单条信号走线宽度的三倍。然而，在尺寸紧凑的应用中，使用 3W 原则具有挑战性。采用多层 PCB 或堆叠设计有助于保持紧凑型高速 PCB 的信号完整性。
在设计高速 PCB 走线的几何形状和间距时，layout 工程师必须关注串扰和干扰，并想办法加以避免。Cadence Sigrity 工具针对串扰问题有一系列的独门分析技巧，欢迎点击下方按钮或识别海报二维码免费观看网课回放【巧用 Sigrity 工具进行 Crosstalk 串扰分析】：
或识别下图二维码
拓展阅读
欢迎您的留言！
您可以通过微信后台留言或发邮件至
spb_china@cadence.com 联系我们，非常感谢您的关注以及宝贵意见。
求分享
求点赞
求在看
