点击蓝字 关注我们
晶圆级封装
晶圆级封装（Wafer Level Package, WLP）技术作为现代半导体封装技术的一个重要突破，以其独特的优势和广泛的应用前景，正逐步改变着集成电路（IC）的制造与封装流程。
本文对WLP技术的进行简单解析，分述如下：
技术背景与优势
WLP的两个基本工艺
WLP的优点和局限性
1
技术背景与优势
技术基础：WLP技术以球栅阵列（BGA）技术为基础，并进一步发展了芯片尺寸封装（CSP）的概念。它不仅继承了BGA和CSP的技术优势，如高引脚密度、低电感、短信号路径等，还实现了封装尺寸的进一步缩小，几乎达到了IC芯片本身的尺寸。
批量生产：WLP采用批量生产工艺，直接在晶圆片上完成封装、老化、测试等流程，极大地提高了生产效率并降低了成本。这种生产方式打破了传统封装技术与芯片制造相分离的模式，使封装过程更加集成化。
成本效益：WLP技术通过批量处理、利用现有芯片制造设备、减少中间环节和设计优化等手段，显著降低了生产成本。随着晶圆上芯片数量的增加，单位芯片的成本将进一步下降。
应用与发展
应用领域：WLP技术广泛应用于手机、平板电脑、可穿戴设备等消费电子产品中，同时也在汽车电子、工业控制、医疗电子等领域展现出巨大的潜力。随着物联网、5G通信等新兴技术的快速发展，WLP技术将迎来更加广阔的市场空间。
发展趋势：未来，WLP技术将继续向更高密度、更小尺寸、更低成本的方向发展。同时，随着3D封装技术的兴起，WLP技术也将与TSV（硅通孔）、微凸点等技术相结合，实现更加先进的封装解决方案。此外，环保和可持续发展也将成为WLP技术发展的重要考量因素。
总之，晶圆级封装技术以其独特的优势和广泛的应用前景，正在成为半导体封装领域的主流技术之一。随着技术的不断进步和市场的持续拓展，WLP技术将为集成电路产业的发展注入新的活力。
2
WLP的两个基本工艺
薄膜再分布技术
薄膜再分布技术是晶圆级封装（WLP）中的关键技术之一，它通过在IC晶圆上重新布置和连接原有的I/O（输入/输出）焊区，形成新的阵列分布焊区，并在此基础上制作焊料凸点。这项技术不仅降低了生产成本，还满足了便携式电子装置对板级可靠性的高标准要求。
工艺步骤概述
分析与设计评估：首先，对IC芯片的设计布局进行详细分析，确保能够满足阵列焊料凸点的各项要求。接着，进行再分布布线设计的初步阶段，验证晶圆级封装的可行性。
再分布布线设计
初步设计：将芯片上的I/O铅焊区通过布线重新分布为阵列焊区，初步验证封装的可行性。
改进设计：在初步设计的基础上，进行进一步优化，重新设计信号线、电源线和接地线，以降低成本并简化工艺过程。
具体工艺步骤
涂覆介质材料：在IC芯片上涂覆一层金属布线层间介质材料，为后续的金属布线提供基础。
淀积与光刻：淀积一层金属薄膜，并使用光刻技术制备出金属导线和所连接的凸点焊区。这一步骤将原本分布在芯片周边的I/O焊区转换为阵列分布的焊区。
UBM淀积：在凸点焊区上淀积UBM（凸点与金属焊区的金属层），以增强焊点与金属焊区的结合力。
凸点制作：在UBM层上制作凸点，通常使用电镀、丝网印刷或预制焊球等方法。
凸点制作技术
凸点制作技术是晶圆级封装中的另一项重要工艺，它决定了焊料凸点的形状、大小和分布，直接影响到封装的性能和可靠性。在薄膜再分布的基础上，利用凸点制作技术在凸点焊区上形成凸点（通常是金属球），从而构成球栅阵列（BGA）结构。这种结构不仅提高了封装的引脚密度，还改善了信号传输性能和散热性能。
主要方法
预制焊球：适用于焊球节距较大的情况（通常大于700 μm）。这种方法简单直接，但成本可能较高。
丝网印刷：适用于焊球节距约为200 μm的场合。丝网印刷法能够快速、大量地制作焊点，但精度可能略逊于其他方法。
电化学淀积（电镀）：能够在光刻技术能分辨的任何节距下淀积凸点，因此能够制作更小的凸点和更高的凸点密度。这种方法具有高精度和高可靠性的优点。
工艺要求
焊球共面性：晶圆级封装要求焊球具有高度一致性，以确保良好的“焊球共面”。这是实现可靠表面贴装的关键。
合金成分均匀性：焊球的合金成分需要均匀一致，以确保回流焊特性的稳定性和焊点连接的可靠性。
焊球直径：焊球的直径需根据节距大小进行调整，以确保焊点连接的可靠性。
常用焊球合金材料
Sn/Pb共晶焊料：目前应用最广泛的焊球合金材料，具有良好的焊接性能和可靠性。
高铅合金（95Pb/Sn）：用于大功率键合场合，具有良好的导电性和热稳定性。
无铅合金：环保型材料，符合绿色产品要求，但可能需要在焊接工艺上进行调整。
3
WLP的优点和局限性
优点
封装效率高：
WLP在整个晶圆上完成封装，可并行处理多个晶圆，显著提高加工效率。晶圆直径越大，加工效率越高，单个元器件的封装成本越低。
轻、薄、短、小：
WLP继承了倒装芯片封装(FCP)和芯片尺寸封装(CSP)的优点，封装体积小，几乎等于芯片面积。封装厚度薄，仅包含芯片厚度、焊凸点高度及可能的薄膜塑包封或树脂滴封，适合便携式电子装置。
优异的电、热性能：
由于I/O焊盘到封装引出端的距离短，寄生参数（如引线电感、电阻）小。引出端焊盘位于芯片下方，有助于提升整体电、热性能。
成熟的工艺技术：
涉及的技术如溅射、光刻、电镀等均为成熟工艺，只需针对WLP特点进行适当改进。易于与当前标准的表面贴装技术(SMT)兼容，便于二级封装和用户使用。
市场推动力：
便携式电子装置需求的增长及微电子技术向纳米级和300mm大圆片发展的趋势，促进了WLP的发展。
局限性
外引出端数量受限：
由于外引出端需分布在管芯有源面一侧，数量通常较少（焊凸点4100个，金凸点8400个）。
标准化不足：
具体结构形式、封装工艺、支撑设备等尚未全面优化，标准化程度低，影响推广速度。
可靠性数据积累有限：
目前关于WLP的长期可靠性数据积累尚不充分，可能阻碍其在某些领域的广泛应用。
成本问题：
尽管WLP在大批量生产中成本较低，但如何进一步降低成本仍是当前的研究方向，特别是对于小批量或定制化产品。
技术复杂性：
WLP技术涉及多层布线、厚膜电镀、窄节距植球等复杂工艺，对设备精度和工艺控制要求较高。
应用灵活性：
由于其特殊的封装形式和工艺要求，WLP在某些特殊应用场合（如需要高频信号传输或极端环境应用）可能受到一定限制。
综上所述，WLP在封装效率、体积、电热性能等方面具有显著优势，但其外引出端数量、标准化程度、可靠性数据积累及成本等问题仍需进一步解决和优化。随着技术的不断进步和市场需求的增长，WLP有望在更多领域得到广泛应用。
想了解更多内容，享受更多权益可以加入我们的知识星球，在这里你可以提出问题，我们将竭尽全力为您解决！
为了方便同行交流，本公众号创建了一系列技术交流群，欢迎各位同行加入！可加群主微信（微信号：xxnxs5262692）申请入群！
①芯片封测工艺交流群
②失效分析与可靠性交流群
③质量体系管控交流群
④先进封装工艺交流群
⑤晶圆制造工艺交流群
⑥模拟电路设计交流群
可在后台回复加群或扫描下方群主微信申请加群。
分享就到这里，有什么需要可以后台留言！
学习那些事
