点击蓝字 关注我们
集成化工艺
本文深入探讨集成电路（IC），特别是大规模集成电路（LSI）的工艺要求、微细化挑战及其结构模块。分述如下：
集成化工艺模块
基本的集成化工艺
衬底结构
1
集成化工艺模块
集成电路的工艺要求
充分的可靠性：集成电路需要在各种环境和条件下稳定运行，包括高温、低温、高湿度等极端条件。
可靠性还涉及到电路的寿命，即电路在长时间使用下仍能保持良好性能的能力。
稳定的高性能：高性能意味着电路具有快速的处理速度、低功耗、高集成度等特点。随着技术的不断进步，对高性能的要求也在不断提高。
低成本的价格：集成电路的生产成本需要控制在合理的范围内，以满足市场需求。降低成本的方法包括提高生产效率、优化工艺流程等。
微细化带来的挑战
增大电流密度和电场强度：随着晶体管尺寸的减小，电流密度和电场强度会相应增大，这可能导致电路可靠性降低。漏电流的增加也是一个需要解决的问题。
复杂性增加：为了解决微细化带来的问题，需要采用更复杂的结构，这增加了工艺的复杂性和成本。更多的工序和更长的制造周期也增加了生产的不确定性。
LSI的结构模块
工艺集成化：工艺集成化是将各种基本工艺组合起来，以制造所需的集成电路。不同的制造厂家可能有不同的称呼，但本质上都是将多个工艺步骤整合在一起。
基本工艺和模块：集成电路的制造涉及到多个基本工艺，如光刻、蚀刻、离子注入等。这些基本工艺可以进一步划分为不同的模块，如晶体管制造模块、布线模块等。
模块间的相互关系：各个模块工艺之间存在相互影响，特别是前后工序的处理条件和气氛。因此，在工艺设计时需要考虑这些相互关系，以确保最终产品的质量和性能。
下图是各模块工艺中基本工艺面临的重要问题
2
基本的集成化工艺
集成电路的制造是一个高度精细和复杂的过程，它依赖于一系列精确控制的工艺步骤，这些步骤通常被组织成不同的模块。
以下是对n沟MOS晶体管制造基本工艺的详细解释，这些工艺步骤共同构成了3微米技术节点下的制造流程。
1. 缓冲氧化膜的形成
步骤描述：将p型(100)晶向、电阻率为10Ω·cm的Si衬底晶片置于石英管中，在加热到1000℃的氧气中氧化60分钟，形成50nm厚的SiO2层，这称为干氧氧化法。这层SiO2膜被称为缓冲氧化膜。
目的：为后续工艺提供一个平坦且稳定的基底，同时保护Si衬底免受后续处理过程中的损伤。
2. 氮化硅层的形成
步骤描述：在加热到800℃的石英管中，使氨(NH3)与二氯硅烷(SiH2Cl2)气体发生反应，在整个Si衬底表面覆盖一层120nm厚的氮化硅(Si3N4)层，这称为CVD法（化学气相沉积）。
目的：作为后续工艺的掩蔽层，保护部分Si衬底不受氧化等处理的影响。
3. 离子注入与光刻
步骤描述：首先，利用光蚀刻法选择性地保留光刻胶树脂，然后置于含氟的等离子体中，除去未被光刻胶覆盖部分的Si3N4膜。接着，用75keV加速硼离子B+碰撞晶片，使其侵入硅晶片中。
目的：通过离子注入形成沟道阻断层，防止相邻器件间的漏电流。
4. 场氧化膜的形成
步骤描述：去除剩余的光刻胶后，用王水和稀氢氟酸清洗表面，然后在1000℃的水蒸气中氧化6小时，形成1μm厚的SiO2膜（称为场氧化膜），这称为湿氧氧化法。
目的：在Si衬底上形成绝缘层，隔离不同的电路元件。
5. 栅氧化膜的形成与牺牲氧化
步骤描述：去除Si3N4层和下方的部分SiO2层后，进行50nm的干氧氧化，然后再次去除这层SiO2（称为牺牲氧化膜），最后形成50nm厚的栅氧化膜。
目的：为MOS晶体管的栅极提供一个高质量的绝缘层。牺牲氧化步骤用于去除因前期处理而受损的SiO2层。
6. 栅电极的形成
步骤描述：在Si衬底上淀积一层400nm厚的多晶硅膜，然后掺磷以降低电阻率。接着，利用光蚀刻法腐蚀多晶硅膜，形成栅电极。
目的：作为MOS晶体管的栅极，控制源极和漏极之间的电流通断。
7. 源极和漏极的形成
步骤描述：通过离子注入法将As+注入到Si衬底中，形成n型的源极和漏极。然后进行激活热处理（退火），使注入的离子具有电活性。
目的：为MOS晶体管提供电流输入和输出端。
8. CVD-PSG膜的淀积与退火
步骤描述：淀积一层600nm厚的含磷百分之几的CVD-SiO2膜（称为CVD-PSG膜）。然后，在通有POCl3的加热炉中进行退火处理，使表面玻璃化。
目的：为后续的铝电极提供平坦且稳定的基底，同时降低SiO2的软化温度，便于后续处理。
9. 接触孔的形成与铝电极的淀积
步骤描述：利用光蚀刻法在CVD-PSG膜上开接触孔，然后淀积一层800nm厚的含1%~2%Si的铝电极膜。
目的：通过接触孔将铝电极与源极、漏极和栅极连接起来，形成完整的电路连接。
这些步骤共同构成了n沟MOS晶体管的基本制造工艺。在实际生产中，还需要进行多次清洗、检测和测试步骤，以确保最终产品的质量和性能。随着技术的不断进步，这些工艺步骤也在不断优化和改进，以适应更高的集成度和更严格的性能要求。
3
衬底结构
晶片结构
在集成电路的发展历程中，Si衬底作为核心材料，其质量对器件性能有着至关重要的影响。早期，集成电路主要使用通过切克劳斯基(CZ)法或悬浮区熔(FZ)法制备的单晶硅。这些单晶硅大多采用(100)晶向，因为这一晶向的MOS晶体管性能最佳。
制造CMOS器件时，为了在同一衬底上同时形成n沟和p沟晶体管，需要采用阱结构。阱结构通过在晶体管下方分别形成p型和n型衬底，实现了n沟和p沟晶体管的共存。
随着技术的发展，阱结构也经历了从单一阱到双阱再到三重阱的演变，提高了设计的自由度，增强了抗外部噪声的能力，并提高了抑制闩锁（由源极-漏极以及阱、衬底构成的闸流管结构引起的短路现象）的能力。
SOI衬底
SOI（绝缘膜覆硅）衬底是一项具有竞争力的技术，虽然目前采用SOI衬底的器件尚不多，但其潜力巨大。SOI衬底的开发始于20世纪60年代，旨在改善抗辐射性能和实现高速工作。其中，硅-蓝宝石（SOS）结构已经部分实用化，但由于结晶性、价格以及工艺相容性等问题，尚未成为主流。
后来，注氧隔离（SIMOX）技术被开发出来，通过在Si衬底表面下形成SiO2埋层来实现SOI结构。然而，由于大量的氧注入降低了通过量，以及SiO2厚度极限和结晶缺陷等问题，SIMOX技术也没有成为主流。
近年来，晶片键合技术被开发出来，作为SOS和SIMOX的替代技术。晶片键合技术包括ELTRAN法和Smart Cut法等多种方法，这些方法通过形成多孔硅、淀积外延层或利用氢离子注入层进行机械分离等技术手段，实现了高质量的SOI衬底制备。这些SOI衬底已经开始应用于超高速处理器等高附加值产品中，由于其能够有效地降低衬底寄生电容，因此有利于实现高速度、低功耗。
想了解更多内容，享受更多权益可以加入我们的知识星球，在这里你可以提出问题，我们将竭尽全力为您解决！
为了方便同行交流，本公众号创建了一系列技术交流群，欢迎各位同行加入！可加群主微信（微信号：xxnxs5262692）申请入群！
①芯片封测工艺交流群
②失效分析与可靠性交流群
③质量体系管控交流群
④先进封装工艺交流群
⑤晶圆制造工艺交流群
⑥模拟电路设计交流群
⑦引线键合工艺交流群
⑧封装设备技术交流群
可在后台回复加群或扫描下方群主微信申请加群。
分享就到这里，有什么需要可以后台留言！
学习那些事
