英文原题：Paving the Way for Pass Disturb-Free Vertical NAND Storage via a Dedicated and String-Compatible Pass Gate
通讯作者：倪凯，美国圣母大学
作者：Zijian Zhao（赵子健）
背景介绍
3D NAND 闪存由于其高密度和低成本已成为当前数字存储系统的支柱。它通过垂直堆叠存储层实现了存储密度的提升。随着对于更先进技术的追寻，人们越来越有兴趣探索超越传统闪存晶体管的技术，以实现进一步的降低工作电压并提高工作速度。一个候选者是基于掺杂 HfO2 薄膜的铁电场效应晶体管 (FeFET)。FeFET NAND可以实现与传统闪存类似的垂直结构。然而，无论是采用商业化的闪存还是潜在的 FeFET 存储，垂直 NAND 结构面临的一个共同挑战是在大规模阵列中，存储操作期间对器件状态的干扰。这种干扰可能会增加误码率，在极端情况下会导致信息丢失。为了应对这些挑战，该设计引入了一种新型双端口 FeFET 结构，以实现无干扰操作 （图1）。
图1. 在（a）单端口和（b）双端口3D NAND中的干扰和无干扰。
文章亮点
近日，美国圣母大学倪凯教授在ACS Applied Materials & Interfaces上发表了3D NAND存储中 pass disturb的解决方案。该研究提出了一种双端口设计来解决垂直 NAND 存储中的pass干扰问题，该设计可以通过专用的、与串兼容的pass gate传输信号。研究表明：(i) 无pass干扰特性源于高 VTH (HVT) 状态下的电压偏置使去极化场减弱，以及低 VTH (LVT) 状态下的沟道屏蔽了施加的电场（图2）；(ii) 结合模拟仿真和实验演示，验证了 NAND string中的无干扰操作，克服了单端口设计中的一个关键挑战（图3）；(iii) 所提出的设计可以合并到高度扩展的垂直 NAND FeFET 串中，并且pass gate可以合并到现有的三维 (3D) NAND 中，通过衬底中的全局底部pass gate接触（图4），pass gate互连的开销可以忽略不计。
图2. 单端口和双端口FeFET中的pass干扰的根源分析
图3. 单端口和双端口FeFET中的pass干扰和无干扰的实验验证
图4. Pass gate可以设计在string中，以达到与现有3D NAND设计兼容的目的
总结/展望
研究团队通过采用双端口设计实现了无pass干扰的目的，解决了由于pass干扰导致的FeFET在NAND应用中的障碍，而且该设计可以扩展到垂直NAND闪存存储中。
相关论文发表在ACS Applied Materials & Interfaces上，美国圣母大学博士研究生赵子健为文章的第一作者，倪凯教授为通讯作者。
通讯作者简介
倪凯 美国圣母大学
倪凯教授为美国圣母大学电气工程助理教授。他的研究重点是实现新计算范式和存储技术的纳米电子器件。他的研究方向为利用铁电材料、氧化物薄膜材料等新型材料设计新型存储器件，加速人工智能的部署，改变存储层次，革新计算范式。在加入圣母大学以前，倪教授是罗彻斯特理工学院电气和微电子工程系的助理教授。他获得了范德堡大学的博士学位，并在圣母大学完成了博士后研究。
扫描二维码阅读英文原文
ACS Appl.Mater.Interfaces 2024, 16, 41, 55619–55626
Publication Date: October 7, 2024
https://doi.org/10.1021/acsami.4c08190
Copyright © 2024 American Chemical Society
Editor-in-Chief
Xing Yi Ling
Nanyang Technological University
Deputy Editor
Peter Müller-Buschbaum
Technische Universität München
ACS Applied Materials & Interfaces为化学家、工程师、物理学家和生物学家等的跨学科领域提供服务，重点探索如何具体应用开发新材料和研究界面过程
2-Year Impact Factor
CiteScore
Time to First Peer Review Decision
8.3
16
33.6
