如今，ASIC设计流程是一个非常复杂的过程。到目前为止，整个ASIC设计流程和ASIC设计流程中的各个步骤已被证明在数百万个ASIC设计中既实用又可靠。让我们来讨论一下设计流程中这些步骤的概述。
1）规格：
从收集市场需求到决定工艺方面，许多活动都是首先完成的。这是关键的一步，因为它将影响产品的未来。在这里，供应商可能希望从潜在客户那里获得关反馈。完成后，将制作包含所有可能技术细节的最终规格表，并移交给下一个团队。
2）架构：
这就是主要工作的开始。在规格表的帮助下，确定了目标IC的架构。下一步，在编程语言和EDA工具的帮助下，对该架构进行实现和验证测试。
设计流程图：
VLSI设计流程
ASIC设计流程
3）RTL编码：
RTL是寄存器传输级别register transfer level的首字母缩写。这意味着基于架构编写的HDL代码描述了数据在从寄存器传递到寄存器。这就是2输入MUX的样子：
module mux_2x1(input A, input B, input sel, output Y);
assign Y = (sel) ? (A) : (B);
endmodule
4）RTL验证：
RTL仿真和验证是重要步骤之一。这确保了设计在逻辑上正确，并且没有重大的功能错误。
5）综合：
这就是设计现在开始变得物理的地方。通过逻辑综合过程。
逻辑综合工具将RTL设计描述转换为门级网表。门级网表是从逻辑门及其互连的角度对整个芯片的描述。综合工具确保门级网表符合时序、面积和功耗规格。
6）后端：
在这里，综合后的最终设计被交给IC制造商。门级网表被输入到自动Place和Routing工具中，该工具创建布局。布局经过验证，然后在芯片上制造。在这里，门级网表被转换为完整的物理几何表示。
7）tape out：
tape out是后端下的流程，foundry进行晶圆处理、封装、测试、样品交付，以测试物理IC。后端输出时生成的文件是GDSII（GDS2）文件，它是foundry用于制造芯片的文件。布局应根据foumdry设计规则进行。
8）foundry：
一旦样品经过测试并满足所有要求，设计就会被送去批量生产。
总结上述步骤，以下是需要注意的要点：
- 规格是第一位的，它们抽象地描述了要设计的数字IC电路的功能、接口和架构。
- 然后创建行为描述，从功能、性能、遵守给定标准和其他规范方面分析设计。
- RTL描述使用HDL完成。此RTL描述用于仿真测试功能。从现在开始，我们需要EDA工具的帮助。
- 然后使用逻辑综合工具将RTL描述转换为门级网表。门级网表是根据门级和连接关系对电路的描述，其制作方式符合时序、功耗和面积规格。
- 最后，制作了一个物理布局，该布局将经过验证，然后发送至制造。
截至当今世界，大多数数字设计活动都集中在手动优化电路的RTL描述上。前端是整个流程中唯一的手动步骤。RTL freeze后，来自不同供应商的许多EDA工具可用于协助设计进行进一步流程。
